您是否很常跑模擬或是測試時看到這種圖?不知道什麼原因一根很深的諧振出現在insertion loss的圖上?這種諧振現象經常對訊號完整性造成負面影響,導致嚴重的反射以及震盪(Ringing),歸究其主 …
-
-
Co-Packaged Optics(CPO)在去年一整年瘋狂地被產業界與投資界討論,市場都在猜誰已經有相關的技術、誰已經拿了多少份額、誰即將跨入這個未來的明星產業與誰會是首個大玩家…,但…講真的…這 …
-
一年一度nVIDIA GTC即將在台灣時間禮拜二開幕,執行長Jensen Huang黃仁勳會在禮拜三凌晨一點登場講述nVIDIA未來的規劃。 去年的GTC,Jensen宣佈了新世代的GPU archi …
-
AI資料中心裡頭,112G、甚至224G的高頻應用已逐漸成為市場主流。這樣的發展趨勢讓PCB上的連接器設計變得特別重要。例如網路交換器要接光口的OSFP與QSFP-DD,或是背板連接應用的ExaMAX …
-
過去,資料中心主要負責儲存與處理企業級應用,例如電子郵件、資料庫、網站服務等。然而,隨著 AI 的崛起,整個資料中心的架構正經歷一場劇烈變革。現在的 AI 資料中心,已經不只是傳統的儲存與運算環境,而 …
-
高速SerDes訊號SI分析,第一步是根據通道損耗規格決定PCB疊構與PCB材料(我們在這裡有分析過),其中包含: CCL材料介紹 CCL(Copper-Clad Laminate)或者說是覆銅基板, …
-
設計PCB時,材料的選擇往往是一門學問,特別是在高速SerDes通道的應用中,材料的選擇會直接影響訊號完整性、損耗控制以及成本。該選擇哪種材料?要不要用高級的低損耗板材?這些問題沒有標準答案,而是取決 …
-
一個高速訊號SerDes通道(例如PCIe、112G/224G-PAM4)包含了這些片段: 我們會希望所有的片段都可以有一致的阻抗,以求訊號不會有太多的反射。可是事實是這些片段有著自己本身結構的問題, …
-
現在數位經濟發展地相當快速,像Cloud、現在火紅的AI、大數據這些新技術都需要在資料中心裡運行更多運算,伴隨而來的是更快的資料傳輸速度的需求。在資料中心,有很多條資料傳輸路徑,舉個例: 相當多樣的資 …
-
DDR記憶體匯流排的訊號完整度SI一直是PCB設計的重要課題。影響 DDR DQ SI的因素相當多,包括反射、損耗、以及串音(Crosstalk,或稱Xtalk)等等。Xtalk即在相鄰走線之間,由於 …