241

您是否很常跑模擬或是測試時看到這種圖？不知道什麼原因一根很深的諧振出現在insertion loss的圖上？這種諧振現象經常對訊號完整性造成負面影響，導致嚴重的反射以及震盪(Ringing)，歸究其主因，我想大部分都來自於「開路諧振」！

開路諧振的物理機制：反射與駐波

簡單來說，當高頻訊號在線路上行進時，如果遇到未做匹配處理的開路末端，就會產生全反射現象。今天我們以Via Stub（過孔殘段）作為例子，來看看這個現象是如何產生的，又為什麼會對我們的設計造成重大影響！

首先，當訊號從主線路進入一段Via Stub時，由於該Stub的另一端是開路（也就是說並未接到任何負載或終端），訊號到達Stub末端後會發生同相位的全反射。反射回來的訊號會與原本通過主線路的訊號，在分岔點疊加在一起。如果這段Stub的長度剛好使得訊號從進入到返回的路徑比直接走主線路多了半個波長（180度的相位差），那麼反射回來的波與原來的波在分岔處就會互相抵銷。這種現象在實務上稱作“¼波長殘段諧振”，因為當Stub的長度大約是訊號波長的四分之一時（進出來回就變成半波長），正好滿足了形成駐波的條件。

駐波

關於駐波，我們趁這機會簡單解釋一下：

為什麼會有駐波？駐波產生的條件有幾種：

• 振幅、頻率、波長均相同
• 行進方向相反之兩正弦波

產生駐波時會有這些現象：

• 某些位置，質點動位移保持為零，稱為「波節」或「節點」
• 某些位置，質點振動的幅度最大，稱為「波腹」或「腹點」
• 除節點外，各質點在原處作「簡諧運動」(Simple Harmonic Motion, SHM)
• 駐波的波腹與波節保持等距分佈

由於駐波會使得波停止不動了，能量完全鎖在結構上，所以才會看到insertion loss有個很大的掉落！

開路諧振頻率點的計算

假設開路結構(例如Via stub)的長度是L，電磁波在材料中行進的速度v為波長\lambda與頻率f的乘積。

\( \large v=f\lambda \)

前面提到，這種駐波的發生是由於四分之波長殘段造成的：

\( \large L=\frac{\lambda1} {4}\)

\( \large \lambda1=4L \)

\( \large f=\frac {v}{4L} \)

\( \large f=\frac{3v}{4L}… \)

依此類推，可以得到：

\( \large f=\frac{(2n-1)v}{4L} \)

\( \large L=\frac{(2n-1)v}{4f} \)

n為整數：1, 2, 3…

開路結構固定的情況下，從數學公式來看，這個駐波發生的諧振頻率點會每隔固定的頻率間隔出現；從結構層面來看，滿足一端短路另外一端開路的正弦波可以是以下這幾種，正也符合數學公式所呈現的結果。這也是為什麼在最前面那張圖會看到第二個諧振點的緣故！

且也可以得知，開路結構越短越小，諧振頻率點會越高頻，對於高速數位訊號而言會越優異！

3大常見的開路諧振與解決方法

產生開路諧振的結構其實有不少種，但是幾乎每個高速產品都會遇到的開路諧振，有以下這幾種：

PCB的Via Stub

在印刷電路板工藝中，訊號層之間的連接需要透過機械鑽孔的方式。當訊號由表層進入內層時，通常會在Via內留下不必要的金屬段，也就是所謂的殘段。

最經濟的解法是透過背鑽工藝，使用更粗的鑽頭從Via的背後再鑽一次，目的是將不需要的金屬部分去除，理想上當然希望將這個殘段全部鑽掉。然而，實際生產中，由於鑽孔精度及加工限制，無法完全清除所有殘留部分，常常還是會留下少量的金屬殘段！

背鑽後，Via Stub變短(目前已知最強的工藝是最大保留5mil)，我們可以透過Cadence Clarity去模擬不同背鑽長度造成的SI表現，我們點按Via之後，按右鍵選擇Backdrill Editor，可以直接設定您需要的Via Stub Tolerance與背鑽的鑽頭尺寸。

Clarity設定完背鑽資訊後，可以看到，綠色的是背鑽掉的洞，這也算是一個物件，可以針對這個物件設定材料，這裡其實很關鍵，背鑽後的洞到底會是什麼材料？模擬又該如何設定？對於高頻設計的結果會不會差異很大？（這部分先留給各位思考，有興趣歡迎留言或寄信討論！）

模擬結果告訴我們：越短的Stub，Insertion Loss的諧振頻率越高，寄生電容降低帶來更小的瞬間阻抗變化，換句話說高速數位訊號的頻寬越寬，SI特性越好！

可允許的Via Stub長度

或許您會問，Via stub到底多短才夠？我們工作中已經被問過無數次這個問題，幾乎每個硬體設計都會想知道，到底Via stub夠不夠短？我們真的需要做背鑽嗎？

這點各位可以透過下面的公式去得到答案，這公式是我們根據上述的數學公式反推的。由於上面提到的數學公式只是預測諧振點而已，各位看到前面的模擬圖就知道，絕對需要再把有效頻寬往更低頻看，最好是只看到線性區域，這才符合SI所要求的目標。

所以根據這些條件經由種種計算，得到以下結論：

您只要先知道到底您想看到多少諧波項？或是說您需要多少頻寬？

如果頻寬需求高，這樣Via stub的理想長度得更短喔！

Edge Card Connector

雖然我們先前提過，BGA形式的connector已經廣泛用於高速產品上，因為其具有較小的PCB pad，阻抗控制較容易，SI特性極佳！但在一些分離式介面的連接上，例如QSFP-DD與OSFP，還是得仰賴Edge card connector提供較佳的機械強度。

這種connector的彈簧片與PCB pad的接合位置，也是一個open stub，在高頻處也會產生駐波。如果彈片連接點與PCB pad的末端是0.6mm(我們稱作這是Wipe length)，而彈片連接點與彈片末端是0.9mm的長度，則駐波頻率大約會發生在84GHz，以目前的224G-PAM4來看應該還不會有太大影響，這種設計優化還是留到下一世代 – 448G，再來思考吧。

SMT Connector的出線方向

還記得我們在這篇文章中提到SMT connector的出線方向不能跟引腳的方向相反，否則結構上會產生一個較長的開路諧振結構，嚴重影響SI的特性！

基本上開路諧振是一定會存在的，在一個大系統上很難去避免這種結構，對於設計者而言我們能做的就是透過設計、製造工藝去做補償，或是說將諧振頻率點往高頻推移！

有興趣想多做討論的歡迎提出唷！