172

您有沒有曾經想要透過3D電磁模擬軟體，例如Ansys HFSS or Cadence Clarity去萃取傳輸線的高頻S參數？我們在才剛接觸SI不到兩年的時候，曾經幹過這件事，依稀記得那時候是模擬一段軟板上又細又長的傳輸線，頻寬需求好像也才 10GHz 而已，結果從建模、切mesh、求解到最後跑完模擬，整整花了N天！🙄

3D FEM求解傳輸線，速度真的很慢唷

或許大家會覺得：傳輸線只是很固定的結構，幾根平行的線，應該比Connector或Via還單純，跑起來應該比較快吧？理論上聽起來沒錯。但實際上完全不是這麼回事。這牽涉到3D FEM求解軟體在切mesh時的限制：

• 最怕細長的傳輸線：由於傳輸線比較細，如果要看到更準確的電磁場分佈，需要比較細緻的mesh，尤其是像前面提到的軟板的case，線更細(25-50um)。再加上如果傳輸線很長，模型就會較大，當然所需要的mesh數量就會越多(印象中那時候跑了10 inch以上吧)。
• 薄介電厚度：越薄的介電厚度，需要的mesh越細，通常也會花越多的模擬時間。

就像這個我們最近在跑的case，這條傳輸線的長度大概6 inch，我們透過Cadence Clarity的Cut and Stitch功能，將走線截下來，GND plane會自動沿著傳輸線的左右兩側做等寬度的截取，透過減少模型的物理尺寸，進而縮減mesh的數量，這個步驟可以省下許多的模擬時間。

可以看到，光這個傳輸線結構，才一對差動對而已喔…就足足需要4百萬個mesh，講真的…我們以前真的認為跑傳輸線應該很簡單…可事實是如此殘酷：

不過說真的，Cadence Clarity的模擬時間真的很省…以前這種模擬case所消耗的時間，大概都要以”天”來算，現在竟然只需要12小時內！

在做PCIe Gen4以上的高速訊號，我們極度建議所有模擬(當然包括傳輸線)都使用3D EM Solver做求解。我們知道現在主流還是使用2.5D模擬軟體，畢竟速度快多了，可是要知道，2.5D軟體的使用前提是對有solid reference plane的傳輸線，以及沒有coupled differential pair才會到很準確，在我們長期使用下來，這種軟體的瓶頸太過明顯，只要遇到傳輸線有P/N tune線的凸包(non un-coupled)，或是reference plane沒這麼完整，準確度就會大打折扣…恩…幾乎是不能用！

就像這個每種設計都會出現的Serpentine Line一樣，這結果的差異是很巨大的，要跑到像PCIe Gen6或是NVLink這種高速走線(以前介紹過)，用2.5D是不太容易得到好結果的：

幸虧，平行板傳輸線的橫截面只要固定不變，則傳輸線的阻抗就不會改變。我們知道，要決定一條傳輸線有兩個最基本的定義：特性阻抗和傳輸速度(Delay)。兩者的成因類似，都與介電值、傳輸線線寬/距、介電材料厚度相關，也可以透過轉換得到電感、電容再做運算。只要這些物理結構不變，那特性阻抗與delay也不應該改變。

理想傳輸線的兩大基本定義：

這就給了Wave port一個很好發展的空間！

簡單介紹為何3D FEM模擬需要這麼久的時間才能完成一次求解

FEM(Finite Element Method)是一種將物理結構離散為大量細小元素的數值分析技術。簡而言之，這種方法會將整個幾何結構劃分為多個可進行數學計算的區塊，或稱元素。在SI軟體中，這個元素通常以四面體(Tedrahedral)做基礎模型，每一個元素皆對應一組局部電磁場解，最終整合為整體電磁行為的準確模擬。

FEM技術在SI軟體中使用的Tedrahedral：

在FEM中，每一個被切割出來的元素都會根據Maxwell方程式計算局部的電場與磁場，再將所有元素的結果整合，得到整體場的分佈。因此，元素越細，模擬出來的結果就越接近真實。但是模擬時間也就越久！

透過這種方法，軟體就可以將現實世界中這些不規則、不對稱，還可能包含不同材料、彎折、過孔、封裝銲球、連接器、空氣介面等等的結構，透過這些小元素，把這些會產生變化的物理電磁場現象，細緻地建模，就能捕捉到這些細節對高速訊號的影響，以貼近真實世界。

透過將複雜物理結構細切成多個小元素，模型化電磁場：

3D FEM模擬流程

大概流程是長這樣子的：

軟體會先根據使用者定義的操作頻率、mesh的order數目、以及相關設定，得到第一個mesh網路，我們將其稱作Initial Mesh，針對這個mesh求得一個S Matrix，接著再繼續切mesh，第二個mesh，再得到一組S Matrix，將這兩組S Matrix相減，這個Delta S小於使用者的設定值，通常是0.02(但是跑高速網路我們建議0.01)，這樣軟體就會使用最後的mesh做寬頻帶的求解。如果Delta S無法滿足設定值，則繼續切mesh，直到滿足設定值為止。

所以模擬流程被切成兩個部分

• 切Mesh：可透過演算法，例如Cadence Clarity便是在這邊做了些改良，使得模擬速度變快
• 求解S Matrix：可透過HPC license，讓更多CPU core可以加進來一起模擬，越多core在這步驟的模擬時間越快。未來甚至有GPU core的求解方法，由於GPU的平行運算能力更強，所以模擬速度有機會可以大躍進！

Wave Port：3D FEM最原始也是跑高頻訊號最需要學會的一種Port

回到Wave port。

還記得在設定Wave port時，學長姐或是老師跟廠商都會教Wave port要畫的越大越好，原因就是Wave port是將你畫的這個截面，當作是真實電磁場的饋入面，也就是說，這個截面的電磁場，如果跟真實電磁場一樣，那這個你畫出來的截面才叫足夠大。還記得有所謂Driven Model和Driven Terminal吧？如果你選Driven Model時，要特地設定電場積分線對吧？這個積分線就是在告訴軟體：電場的方向。如果你畫的截面太小，導致電場被截掉，表示說在這個截面上無法激發正確的場型給傳輸線，那這個模擬結果就會變的很差。

Cadence推薦的Wave Port設定最適當的尺寸：

如果Wave Port尺寸設定太小，結果會變很怪的呀，但是現在軟體都有防呆機制，基本上照著預設值設定，應該都沒有問題才是：

只要求得傳輸線剖面完整的電磁場型，就可以將這個場型的結果Extend出去，要變長或變短都可以：

透過Wave Port的De-Embedded，快速求解長傳輸線

前面提到，理想傳輸線可以被特性阻抗與Delay兩者來定義，這兩者跟傳輸線的剖面息息相關，只要剖面結構與參數特性都不變，則傳輸線特性”必”不改變。

因此，只要讓軟體知道這個截面的參數，這樣無論傳輸線多長，都可以將這段長傳輸線的答案輕而易舉地透過數學乘法得到答案。可以想成，我們已經透過軟體知道傳輸線的剖面W，乘以線長L，就可以得到面積，這個面積就是最後我們要的長傳輸線的答案。

而這個方法就叫做De-Embedded

我們可以在3D軟體例如Clarity的Port設定裡，去找到這個設定：

這個舉動不一定只能將傳輸線變長，還可以截短，我們也很常將線給變短，像跑Via，由於有時候饋入線很長，為了要單獨得到Via的S參數，就得將傳輸線做De-Embedded，留下大約50-100mil的線。

一般跑Via模擬時，做De-embedded後會留下大約50-100mil的傳輸線：

p.s. 千萬不要把線截到完全不見，在Trace跟Via的交接處，電磁場型是由平面走向轉換成垂直方向，如果截到交接處…意思是平面方向的場型不見了？不同結構中的電磁場數學不是1+1=2…所以這樣做的話，場型其實不太對！

透過Wave port de-embedded技術，如果要跑長傳輸線，我們只需要執行一個100mil的傳輸線模擬，再藉由De-embedded將走線變長即可，軟體是不需要重新求解的喔，你會感受到咻咻咻地跑完😆：

透過這樣子的Wave port設定，我們可以很輕易地得到一定長度的傳輸線模擬結果，不需要再很辛苦地跑一段很長的傳輸線，既浪費時間而且其實不一定準確喔！