訊號完整性 【SI 思維升級】PCIe Gen7 SI 全解析：從 128Gbps 損耗規範到 PCB 材料選用指南 by 柑仔店 2025 年 12 月 30 日 2025 年 12 月 30 日 1.5K views 前記：我只是叫AI大哥幫我檢查並把語句弄順而已，結果竟然整篇改成他的版本，然後我就改不回去了…應該無損整篇文章吧，哈 懶人包！ 自從今年 6 月 PCI-SIG 正式公布 PCIe Gen7 後，公開 … Read more 1 FacebookTwitterPinterestEmail
訊號完整性 【SI從零開始】上升時間與頻寬：為什麼 Rise Time 才是訊號完整性的真正關鍵？ by 柑仔店 2025 年 11 月 21 日 2025 年 11 月 21 日 2K views 在做SI分析時，無論是做模擬還是測試，頻寬(Bandwidth)的概念都扮演著舉足輕重的角色，可以說它是整個分析流程的基石。讓我們先從模擬的角度來談談這件事。 在模擬階段，設計者必須精確掌握模擬頻率範 … Read more 3 FacebookTwitterPinterestEmail
訊號完整性 【SI 實戰攻略】從AWS T2 PCB報廢學教訓：揭開玻纖布(Fiber Weave)導致PN Skew的訊號殺手真相 by 柑仔店 2025 年 10 月 30 日 2025 年 10 月 30 日 2.4K views 去年底，當AWS Trainium2 Server剛剛發表並準備上市的時候，在生產過程中發生了一個重要的技術問題，這個問題導致了出貨的PCB板的良率變得非常低，遠低於預期的標準，幾10K的板子都因此報 … Read more 0 FacebookTwitterPinterestEmail
訊號完整性 【SI 思維升級】PCB CCL材料到頂？如何提升損耗限制？一文搞懂Retimer！ by 柑仔店 2025 年 10 月 9 日 2025 年 10 月 9 日 2.8K views 最近nVIDIA下一世代Vera Rubin架構開始熱烈地被討論，由於取消Internal Flyover Cable的關係，預計會使用到最新的PCB材料，例如石英布。也聽到有人在討論說，沒有Cabl … Read more 0 FacebookTwitterPinterestEmail
訊號完整性 高速時代人人都該懂的SI：系統級分析7大關鍵步驟，一篇搞定！ by 柑仔店 2025 年 6 月 6 日 2025 年 6 月 6 日 4.8K views 最近收到不少私訊詢問SI相關的問題，其中有些確實相當深奧。這些問題希望未來有機會能和大家分享，或許在我們的資料庫裡找找應該會有些答案，不過當初給自己訂下週更的目標可能有點太過勉強就是🤣。不過每週回顧時 … Read more 1 FacebookTwitterPinterestEmail
訊號完整性 用錯Port，模擬全白做？做高速SI PAM4模擬必懂的Port激發源差異！ by 柑仔店 2025 年 5 月 30 日 2025 年 5 月 30 日 3.7K views 現在電磁場模擬軟體的使用相當普遍，最早是在RF射頻領域開始應用。工程師會使用3D FEM或FDTD進行天線模擬，首先確認Return loss的工作頻點是否符合規格需求。以藍牙4.0為例，規格要求為2 … Read more 2 FacebookTwitterPinterestEmail
訊號完整性 善用Wave Port De-Embedded，提升傳輸線SI模擬效率，減少9成的模擬時間！ by 柑仔店 2025 年 5 月 23 日 2025 年 5 月 23 日 3.2K views 您有沒有曾經想要透過3D電磁模擬軟體，例如Ansys HFSS or Cadence Clarity去萃取傳輸線的高頻S參數？我們在才剛接觸SI不到兩年的時候，曾經幹過這件事，依稀記得那時候是模擬一段 … Read more 0 FacebookTwitterPinterestEmail
訊號完整性 熱管理 X 訊號完整性 X 電源完整性：一文搞懂為何大家都在做SI/PI熱電耦合分析 by 柑仔店 2025 年 5 月 16 日 2025 年 5 月 16 日 4.2K views 還記得以前剛學SI的時候，是在封裝產業，最基本的就是利用準靜態電磁場的軟體抽取封裝引腳、Trace、Solderball、WireBond的RLC，透過比對這些RLC的數據，做設計上的優化，例如Wir … Read more 0 FacebookTwitterPinterestEmail
訊號完整性 工程師必讀！3 個最常被忽略的 TDR 測試關鍵細節與原理 by 柑仔店 2025 年 5 月 9 日 2025 年 5 月 9 日 5.8K views TDR真的是一個用來看阻抗跟Delay的好工具，透過一個Port的測試就可以看到通道各個位置的阻抗變化。可是使用上其實沒這麼單純，有很多細節需要非常地小心，才可以真正地看到您想看的資訊！ 就讓我們整理 … Read more 0 FacebookTwitterPinterestEmail
訊號完整性 TDR阻抗會爬坡？別擔心，不是你的錯，你只是不夠了解TDR！ by 柑仔店 2025 年 4 月 25 日 2025 年 4 月 25 日 4.7K views 在背板系統或任何長走線設計裡，你大概都碰過這畫面： TDR 曲線一開始乖乖在 92 Ω，但越往末端、阻抗越爬越高，來到最高 97 Ω，心裡瞬間涼半截 😒，「難不成…板廠又翻車了嗎？ … Read more 2 FacebookTwitterPinterestEmail
