阻抗 RF、數位/類比設計必知：傳輸線特性阻抗設計 by 柑仔店 2020 年 11 月 28 日 2020 年 11 月 28 日 618 views 印刷電路板的SI設計，往往遇到的第一課就是如何設計傳輸線的特性阻抗。在筆者先前的文章RF、數位/類比設計必知：特性阻抗 以及三分鐘學會萃取通道的特性阻抗 中，已經介紹過特性阻抗的數學公式: 原型公式: … Read more 0 FacebookTwitterPinterestEmail
差動 差動對一定要兩兩靠近嗎? by 柑仔店 2020 年 11 月 23 日 2020 年 11 月 23 日 660 views 公司裡最近好多人問了筆者一些差動對的問題，這些問題當下讓我覺得很困惑，後來我發現原來是他們以為Differential pair一定要走side by side。 讓我們來回顧差動訊號 … Read more 0 FacebookTwitterPinterestEmail
差動 差動訊號(3)：弱耦合與強耦合 by 柑仔店 2020 年 11 月 21 日 2020 年 11 月 21 日 519 views 各位在設計高速差動對時，除了阻抗之外，可能還會被問到一個問題，P與N之間的間距要多少? 在差動訊號(2)：奇模與偶模一文中，我們已經知道差動對兩線間距會影響其特性阻抗，且在影響傳輸線阻抗的幾個要素一文 … Read more 0 FacebookTwitterPinterestEmail
TDR 不可不知TDR系列(1) : 除了阻抗，TDR還能算Delay喔！ by 柑仔店 2020 年 5 月 2 日 2020 年 5 月 2 日 686 views 我們從如何利用時域反射方法TDR得到阻抗一文中已經知道了TDR是利用時域反射回來的電壓去得到路徑阻抗。 除了這個功能以外，我們還可以利用TDR的時域特性，得到線路的延遲，也就是Delay，進而得到線路 … Read more 0 FacebookTwitterPinterestEmail
損耗 PCB中的損耗，你知道幾個呢? by 柑仔店 2020 年 4 月 27 日 2020 年 4 月 27 日 1.2K views 以系統設計而言，高速訊號SI設計的第一步通常是考慮PCB走線的損耗是否可以滿足通道傳輸介面的要求。例如Intel會要求做CQC去比對ODM廠的設計與Intel自己的PDG，比PDG的損耗優代表你的通道 … Read more 0 FacebookTwitterPinterestEmail
TDR 如何利用時域反射方法TDR得到阻抗 by 柑仔店 2020 年 4 月 12 日 2020 年 4 月 12 日 767 views 時域反射TDR(Time-Domain Reflection)是SI領域中廣為人知的阻抗量測方法，它的測試方法很簡單，只需要1個port，就可以測試到整個通道鏈路的阻抗。只要設定上沒有錯誤，任何的阻抗 … Read more 0 FacebookTwitterPinterestEmail
通道 想知道PRBS訊號如何產生請照過來～ by 柑仔店 2018 年 10 月 25 日 2018 年 10 月 25 日 1.1K views PRBS(Psuedo Random Binary Sequence)訊號在SI領域裡被廣泛應用當作一個訊號源，這個訊號源包含了隨機產生的0與1，這些不同的0與1的編排將會給通道帶來不一樣的激勵，產生 … Read more 0 FacebookTwitterPinterestEmail
串音 什麼？Stripline的FEXT為0！Why？ by 柑仔店 2018 年 8 月 21 日 2018 年 8 月 21 日 318 views 線路side by side布局時，最擔心的就是邊緣耦合干擾到線路特性，其中以遠端耦合(FEXT)造成的影響最為可怕，因為從串音干擾(3)：近端耦合與遠端耦合一文裡我們知道FEXT有著時間較短能量較強 … Read more 1 FacebookTwitterPinterestEmail
串音 設計Guard trace時需注意操作頻寬喔 by 柑仔店 2018 年 3 月 29 日 2018 年 3 月 29 日 396 views 我們已經在串音干擾(5)：Guard trace提到Guard trace在Crosstalk抑制上有著良好的效用，但是使用上需要注意接地孔的位置與數量，數量太少容易在Guard trace上產生駐波 … Read more 1 FacebookTwitterPinterestEmail
差動 單端傳輸通道也會有奇偶模現象喔！ by 柑仔店 2018 年 3 月 27 日 2018 年 3 月 27 日 305 views 奇模(Odd mode)與偶模(Even mode)對差動對是很關鍵的要素，其會影響奇/偶模阻抗與相位速度，設計不良甚會讓共模雜訊引入整個差動對使訊號品質下降。然而對單端訊號系統而言呢？如果說一對si … Read more 0 FacebookTwitterPinterestEmail
