2.7K

電容器的阻抗模型，以上週文章【PI 從零開始】PDN網路的串聯諧振 – 電容器的等效RLC模型可以看到就是個串聯諧振，諧振頻率以下由電容器本身的電容所貢獻，諧振頻率以上則由電容器的寄生電感與”路徑的ESL”所貢獻，諧振頻率時的阻抗則為直流電阻DCR。

高頻帶有低阻抗的特性，電容對於拉低系統阻抗是很有幫助的，透過將高頻雜訊導移開主要路徑，降低雜訊。對系統設計的人來說，我們沒辦法改變電容器本身的特性，也就是說電容器的阻抗是沒辦法控制的，可是我們可以盡量讓電容器在系統上運行時的阻抗不要變得更差，這可以透過以下幾點來改善：

• 電容器的擺放位置
• 解耦晶片與電容器之間的路徑改善
• 容值選擇與搭配
• 不同類型的MLCC

電容器的擺放位置

電容器要放的離晶片越近越好，進而改善路徑的ESL，改善高頻阻抗，這點無庸置疑！

(不過…前提是晶片跟電容器中間的路徑不要亂做加工…)

通常，容值較大的電容器，會有較大的解耦範圍，換句話說，由於電容所儲存的電荷較多，可以對較遠的晶片做解耦合。所以當有不同容值的電容對同一個Power Rail解耦合時，大電容值的要擺遠一點，小電容值的擺進一點，當然都塞的離晶片越近越好。

解耦晶片與電容器之間的路徑改善

縮短電容器與晶片間的路徑長度是首要任務，這絕對可以大大減少寄生電感。

當然路徑上少不了過孔Via，設計的概念上我們在【PI佈局心法】降低迴路電感(Loop Inductance)的絕招與注意事項提過，除了將走線縮短，還可以透過將Power/Ground Via兩兩靠近，以減少回路電感！

電容器的容值選擇與搭配

一般傳統上的認知，電容選擇有兩種派系：

• 選擇3種容值，每個容值互相差10倍，例如0.1uF、1uF、10uF的安排或是0.47uF、4.7uF、47uF
• 所有電容都使用相同的容值

事實上，都不是最佳解，又或是說沒有最佳解！(很遺憾，SI/PI產業真的沒有所謂最好的方法，總是It depends！)

理論上我們追求的是一個平坦的阻抗曲線(我知道看到這裡你會覺得我們在鬼扯，因為真的很難搞，但還是請看下去😊)，阻抗平坦代表呈現的是一個等效的電阻效應，表示電壓在這個平坦的頻段內，不管高頻還是低頻，只會有相等壓降，換句話說就不會有Ripple。

(SI領域其實也是這個目標，知道的就知道，不知道的…以後再寫文章描述了，或是寄信來問我們囉～)

下圖，黑色的PDN阻抗結果在KHz有個很明顯的並聯諧振，這個諧振由VRM的電容器與VRM到解耦晶片的路徑電感所造成，對應到右邊那張圖的黑色Ripple，當紅色的電流波形稍有震盪，Ripple就會很明顯；當我們藉由設計上的改善，例如調整容值、透過優化路徑改善寄生電感等等，將黑色曲線改成藍色曲線，阻抗變平坦了，電壓震盪就小了！

如果像開頭我們所說，很多的Design guide會推薦三種容值的擺法，那就會像這張圖，當我們選擇三種不同的MLCC電容值，每個皆間隔10倍，就會發生右圖藍色曲線這樣，阻抗跳來跳去，結果就是Ripple很震！當然這不代表電壓測試會出事，或許只是醜了點罷了！

順帶一題，如果所有電容都選擇相同容值，就會看到像右圖紅色曲線，阻抗掉很低，結果就是Q值過大，當遇到相同頻率的能量時，電壓很容易炸鍋！

或許你現在就想問，這個也不行那個也不行，怎麼辦？

唯有透過良好的PI分析，將系統的PDN model萃取出來，在適當的位置上放上電容，在一個一個優化電容器的容值與型號，才有可能辦得到所謂的平坦阻抗，現在其實也有很多軟體可以支援自動化優化所有電容的選擇，例如Cadence OptimizePI，很方便的！

不同類型的MLCC

其實MLCC也分成好幾種，一般我們在用的、最常看到的，是下圖寫的MLCC，與Substrate/PCB的焊接點在電容器的短邊，這種MLCC在製程上較為簡單，且製造流程已經發展了數十年，且PCB SMT生產線也都是為這種MLCC量身定做，機械強度也較強，容易在各個供應商之間替換料等等優勢。可是由於內部電流路徑較長與較窄的焊接空間，導致寄生電感ESL較大，所以才有幾種改良版本：

LW Reverse

顧名思義就是將MLCC的長邊跟短邊互換，讓長邊去扛焊接點位，這樣電流路徑就可以變短，焊接面積也較寬，寄生電感就可以下降，高頻阻抗變好！其實就是想像成Power trace變粗的概念！

看上面的阻抗圖，可以知道LW reverse的電容器，ESL可以縮小3倍。

在板子設計上，我們可以利用這種元件的優勢，替代掉一倍的傳統MLCC，減少MLCC的使用，優化Placement，讓Layout更乾淨！

當然，要不是在很極致的應用層面上，我們是不建議用這種料的，撇除成本不談，還得考量SMT產線的能力，當PCB板彎翹時，LW reverse的電容是否容易斷裂？且電性上ESL是否真的需要這麼好？

3T Terminal 電容器

這種三端子電容器透過增加電流在電容器內部的並聯路徑，降低總體電感，並且優化高頻阻抗。從阻抗結果來看，ESL可以比傳統的MLCC還好上10倍。對標到傳統的MLCC，如果真的拿來做替換工程的話，大概就是一顆的3端子電容器可以替換成四顆MLCC。

這種三端子電容器非常適合用於處理對電源靈敏度要求極高的系統，特別是RF系統。由於RF系統需要接收非常微弱的能量信號，即使是極小的電源雜訊也可能造成信號失真或接收靈敏度下降，因此必須確保電源品質極度乾淨且穩定。三端子電容器憑藉其卓越的高頻特性和極低的寄生電感，能夠有效濾除寬頻雜訊，維持Power Rail的完整性，這正是此類電容器在高敏感度應用中的關鍵優勢所在。在實際應用中，這類電容器可以大幅減少設計複雜度，同時提升系統整體性能表現。

三端子電容器設計案例分享

Murata有給一個利用3-Terminal Capacitor用來濾波MCU的案例，Case A的三端電容(Murata NFM Series)放在MCU的正下方，Case C的三端電容則放在MCU旁邊，純看Power來講Case C應該是比較好，畢竟Case A多了Power Via的電感，可是由於Case C的GND Via設計得特別長，所以從Noise來看結果並沒有比較好。

不能只單看Power本身的設計，GND的設計或許才是你該注意的！

而Case B則是比Case A的路徑還稍遠一些，所以雜訊會較高，在這裡要注意Power Via的擺放位置，由於雜訊的濾波要經過三端子電容才有用，可是兩個Power Via擺很近的情況下，很有可能雜訊會透過Power Via耦合，進而跳過電容器。(可能啦…可是這個耦合量應該低低低到不行才是…但不能說完全沒影響)

利用三端子電容器拿來濾波DC/DC Converter的輸出雜訊，真的是差了不少喔：

---

如果這篇文章對您有幫助，解決了您在訊號完整性SI與電源完整性PI上的疑惑，不妨點擊下方按鈕，請團隊們喝杯珍奶吧！您的每一份支持，都會是我們繼續研究與分享專業知識的最大動力！

想看更多訊號完整性與電源完整性的實戰分享？歡迎追蹤Facebook 粉絲專頁 訊號/電源完整性 學習瘋，以及我們的Substack

兩邊都追蹤以及訂閱起來，內容會稍有不同唷！