內容快速索引

這兩個禮拜著實有點忙碌，東奔西跑的，一直沒有辦法定下心情動筆，其實現在也是，只是還是該好好逼自己一下了，原先會重回來maintain這個網頁與粉絲專頁，也是因為真的需要好好整理自己的腦袋跟資料庫，經過半年看來還是有用的，也剛好可以順便體驗一下現在很流行的文字工作者的每日生活，跟點時代潮流，才不會LKK(是說LKK是不是也已經很落伍了？)

Power Delivery System/Network (PDS/PDN)

系統電源完整性著重在對於整個供電系統的理解，電源從最源頭的VRM(Voltage Regulator Module)或稱作DC-DC Converter，經由PCB的Power Plane與Via傳遞至封裝，再經由封裝內部的Plane或走線傳至Silicon Die，中間還需要有一堆不同類型、尺寸、容值的並聯電容，當作臨時電荷儲存與釋放的容器，就像是電流的緩衝池或儲能容器，能夠在電源需求急劇變化時提供穩定支援，以免瞬間的暫態電流導致電壓崩潰！

一個完整的電源供應網路(Power Delivery Network, PDN)包含這些東西：

電流瞬間變大或變小時，由於路徑上有寄生電感，使得電壓會有跳躍的現象產生：

$\large \Delta V=\large L \frac{di}{dt}$

每個零組件都有其在電源網路裡的獨特特性與行為模式，尤其我們經常透過PDN阻抗進行分析來了解整體系統的電源表現，因此每個零組件的阻抗特性以及在系統上所對應的頻寬範圍，包括其電阻、電感和電容的參數組合如何隨頻率變化，都是我們在進行電源完整性分析前必須先建立的基礎認知。這些特性不僅影響個別元件的效能，更決定了整體供電網路在不同工作條件下的穩定性和可靠性。

系統的電源阻抗簡介

系統上每個零組件都有其阻抗與頻寬範圍，我們從低頻至高頻來看。

低頻主宰者 – Voltage Regulator Module (VRM)

低頻代表電壓與電流變化緩慢，無論此時的系統處於高負載還是低負載，由於頻率低，路徑上的串聯電感阻抗非常地低，並聯電容趨近於開路，我們都可以將其忽略。此時的電源系統不會有任何太劇烈的電壓變化，當DC IR Drop設計滿足晶片規格的情況下，晶片將可以穩定地作動在舒適的工作狀態。

整個電源系統的阻抗將由VRM或是說DC-DC Converter本身所貢獻，這類型元件的輸出動態頻率響應很像電阻加電感串聯，

電阻的貢獻可以來自：

MOSFET的導通電阻(Rds(on))：VRM內部的通率開關在導通時候所產生的電阻
電感的直流電阻：VRM輸出端的Choke本身的電阻
PCB走線的電阻：由於VRM不是單顆晶片而是一個模組，模組內會有些許PCB走線，這些走線會貢獻一些電阻效應。如果是整合型的電源供應元件，則封裝內部也是會有例如WireBond的金屬線路，也是會有電阻效應。

除了以上電阻本身在KHz的頻寬範圍所產生的些微電感效應外，主要的電感貢獻來自於VRM的控制迴路的頻寬，通常頻寬越高，VRM的反應速度越快，等效電感值將會越小。

我們可以透過量測VRM的輸出響應得到R-L的阻抗特性，圖中低頻阻抗現象的變化來自於VRM的開與關，當VRM關閉時，低頻阻抗會等同於一個大電容，這源自於VRM周遭的Bulk電容，而當VRM開啟時，就會很像R-L串聯電路，所以那個頻段的差異就是VRM所貢獻，各位可以發現在100KHz以上的較高頻段，阻抗是不會受到VRM的開關所影響的：

而隨著頻率逐漸變高，Bulk Cap的ESL與VRM的寄生電感阻抗將隨之增高，在大約100KHz的區域會遇到第一個阻力將阻抗往下拉，這通常來自於VRM端所放置的大顆的電容器，或稱作Bulk Capacitor。這種電容器通常有幾百uF，且當輸出電流越大，所需要的電容數量就會越多，也就是說並聯電容的容值就會越大，這個諧振點就會往更低頻跑。

通常整體系統PDN阻抗在看的時候，這個點由於很低頻，不容易被測量到，且由於我們關心的並不會是系統的低頻現象，而是在暫態電流快速拉載的狀況，因此這個諧振點我們通常會忽略它。

(VRM端的雜訊現象會比較著重在Ripple的部分，這點與晶片在拉暫態電流是不太一樣的事情！)

中頻段看PCB設計，PCB設計者看這區塊

當頻率再往更高頻走來到KHz-MHz的區域，這時相對於VRM的電感而言而言，較小的Bulk Cap的ESL與Bulk Cap Via的寄生電感開始主導阻抗的變化，與Bulk Cap的電容諧振，得到一個較低的阻抗，這個阻抗諧振頻率點的計算會很趨近於Bulk Capacitance與Bulk本身ESL的交互作用。