2.8K

最近nVIDIA下一世代Vera Rubin架構開始熱烈地被討論，由於取消Internal Flyover Cable的關係，預計會使用到最新的PCB材料，例如石英布。也聽到有人在討論說，沒有Cable來降低損耗，是否會使用到Retimer？再加上AWS明年的新ASIC – Trainium 3會使用到大量的PCIe Retimer/Switch，讓PCIe Retimer界的霸主 – Astera Labs開始被很多人關注，不如，我們來聊聊Retimer跟他的弟弟Redriver吧！

高速通道損耗規格影響是否使用Redriver or Retimer

我想我們在之前的文章：

AI Rack架構高速互連的挑戰：損耗設計與訊號完整性的設計框架

800G → 1.6T：PCB CCL 材料如何影響訊號完整性與市場走向？

就已經有簡單聊過損耗對於SI的影響，基本上損耗越大，SI就會越差，這個趨勢基本保持不變，所以在高頻高速的應用上，我們才會一直探索是否有更新的材料或設計可以進一步降低損耗！

我們在看損耗的時候，會需要考慮各種高速介面，不同的高速介面會有不同的損耗極限，且Nyquist Frequency也不同。例如PCIe Gen5的頻率是16GHz，Silicon-Siicon(或者說Bump-Bump)的損耗極限為36dB，意思是超過36dB SI就會很差；而現在正如火如荼展開的1.6T，則是要在53.125GHz時，損耗要保持小於45dB。這些是基於理想狀況下(考慮無反射、無訊號或是電源干擾)能接受的結果，一般而言設計者還會自行保留一些損耗值當作設計Margin。

如果高速通道的Bump-Bump Loss已經來到極限，那要怎麼辦？

何時使用Redriver or Retimer

首先我們先對高速系統設計有些基本的認識，一般而言高速SerDes系統(例如PCIe、112G/224G)都是所謂點對點的拓璞架構(Point-Point Topology)，這兩點可以是GPU-ASIC、CPU-GPU、CPU-NVMe等等。有別於很多低速邏輯訊號在用的Fly-By或是星狀拓樸，這種架構的SI一定是最好的，因為它不會出現很誇張的開路殘段Open Stub(還記得我們在訊號完整性不好嗎？3大案例告訴您開路諧振如何攪局高速訊號設計有談到，開路殘段是損害SI的殺手)。

就像下面這張PCIe架構圖，點對點拓樸可以是GPU-PCIe Switch、GPU-Retimer、Retimer-PCIe Switch、CPU-Retimer，族繁不及備載。

繼續以PCIe Gen5為例，點對點拓樸的兩點間損耗必須在16GHz時小於36dB：

如果兩個晶片之間有以下的情況，則損耗很可能會爆表導致SI有問題：

• 某晶片被放在PCB的角落，走線要走非常遠才能到達：

• 使用額外的連接器，晶片被分開在兩張甚至三張板子上：

• 晶片散落在不同機櫃，中間連接距離過遠：

當有這些情況發生，我們就會需要一個訊號的中繼站，將已經被衰減到很小的訊號先整流，再放大，重新發送出去，而這個東西就叫做Redriver(訊號中繼器)或是Retimer(重定時器)。

Redriver和Retimer在高速通道的放置上又有分幾種型式：

• 與主晶片放在同張板子上：

• 一張PCIe Board，上面的主要晶片都是Retimer(或是PCIe Switch)，用來作為整個系統資料連接用，例如此圖裡的HIB(Host-Interface-Board)，這板子在很多8卡的系統架構裡很常用，上面放4-8顆的PCIe Retimer/Switch，以作訊號整流放大之用，並橋接至遠端的CPU至另一個機殼裡的CPU：

• AEC：將Retimer整合進Cable裏頭，也就是所謂的主動式銅纜。由於被動式銅纜在800G的資料傳輸速率下只能拉2公尺長，如果要再更長，就得使用這種AEC，目前看到最長可以到7公尺。

Redriver & Retimer – 訊號的中繼站

高速訊號的中繼站主要有兩種，Redriver and Retimer，有些人又會特別提Repeater，這裡可能得來澄清一下，我們覺得這算是產業的混用，因為Repeater其實在很多地方都有用到，尤其是電信領域，要把微小的RF能量再放大打出去，能做到這種行為的被稱作Repeater。而在高速SI領域，Repeater可以切分成Redriver and Retimer。

Retimer可以將能量被衰減到很小的訊號做還原：

Redriver

Redriver可以透過CTLE、Gain Amplifier、TX FIR/FFE將高速訊號本身先進行整流再放大，這樣即使損耗超過規格，還是可以將其救回來。

Redriver的架構：

Redriver架構的核心非CTLE + Gain Amplifier莫屬，有些Redriver會稱其為Boost Amplifier，透過不同的Boost能力，這個Boost Amplifier可以針對不同損耗做訊號的補償。

不同EQ Level，每一個都有其對應的最佳補償損耗：

Boost Amplifier架構：

通常Datasheet會給對應的損耗表：

不過Redriver還是有幾個缺點需要注意：

• 無法當成斷點：其實Redriver比較像是主動式的Pass-Thru元件，並沒有相對應的回饋機制，主晶片給我什麼，我就照著這個訊號響應給出對應的輸出。並無法參與協定，無法當作一個斷點，也沒有內建功能可以判斷Redriver的接收訊號特性(例如Eye monitor、Pattern generator等等)，所以當使用Redriver的通道有問題時，無法將通道切成前後Debug，在問題排除上會比較困難。
• 劣化系統Jitter：如果主晶片的訊號輸出較差，或是通道設計較為緊張，導致有較大的Jitter的話，Redriver本身無法重置Jitter，甚至由於訊號放大的特性，還會放大Jitter。如果Redriver本身貢獻的熱雜訊過大，還會將其疊加至訊號上，使Jitter更為嚴峻。
• 沒有DFE：Redriver的的架構並不會有DFE(Decision-Feedback Equalizer)的出現，使得一些反射與Crosstalk無法被消除。
• 無法消除Input訊號的Skew：高速差動對的PN skew的要求是非常高的，通常走線越長，Skew就越大，會使用到Redriver/Retimer的高速通道一定是長通道，PN Skew會很難控制，Redriver並沒有補償機制，甚至其封裝的不對稱，還可能惡化PN Skew。
• Clock and Data Recovery(CDR)：任何的Data都需要Clock當作基準將藏在訊號裡的資料正確提取出來，如果晶片本身具有CDR功能，可以將已經變得很髒的、Jitter很大的Clock給恢復，由於有乾淨的Clock，因此Data可以更準確被採樣，眼圖會更乾淨。而Redriver…沒有！

過補償Over-Equalization：不是說把Redriver的檔次調到最高就是最好，因為不同的EQ對應的補償損耗是不一樣的，如果沒調整好，那會有過補償的問題，有可能眼睛變兩顆，也有可能會有振幅過大的問題

Retimer

可以解決以上列舉出的所有Redriver使用上的問題，具有CDR、可以當作訊號的斷點、可以偵測眼圖、具有DFE，由於種種優勢，在PCIe Gen5以上的資料速度，已經很少看到Redriver！

Retimer的架構，有沒有發現比Redriver複雜多了，還有關鍵的CDR：

Retimer的眼睛就是特別清晰漂亮：

使用Redriver and Retimer的Risk and Challenge

雖然Redriver和Retimer有延長通道長度的優勢，可以保證訊號完整性在一個優秀的水平，可是在使用上還是有很多的風險與挑戰需要考量：

• Cost：多了這些元件，一定會多出一些成本，不單單只有Redriver and Retimer的成本，你總是要上電，這些電源零件也是錢～
• Power：尤其是Retimer，功耗不算小喔，目前有看到單顆高檔的料25W的，對於電源設計與零件選用上要相當小心
• Placement：使用這類型元件，還有一個問題是要擺哪裡？靠近主晶片還是靠近尾巴？這就有賴完整的訊號完整性分析，你擺得太靠近主晶片，那就很浪費Retimer在CTLE、DFE上的優勢，擺得太遠，說不定連輸入訊號都偵測不好，更不用談訊號要補償。
• Latency：以前我們提過，AI對於低延遲的要求非常嚴格，Retimer本身會增加不少延遲，這點也是架構設計者會首要考量的地方。

種種設計上的挑戰，所以站在系統考量，Retimer還是能不用就不用，當然現在的AI資料中心架構，很多會仰賴Retimer或是PCIe Switch去佈置通道鏈，那又是另一個課題了～～

---

如果這篇文章對您有幫助，解決了您在訊號完整性SI與電源完整性PI上的疑惑，不妨點擊下方按鈕，請團隊們喝杯珍奶吧！您的每一份支持，都會是我們繼續研究與分享專業知識的最大動力！

想看更多訊號完整性與電源完整性的實戰分享？歡迎追蹤Facebook 粉絲專頁 訊號/電源完整性 學習瘋，以及我們的Substack

兩邊都追蹤以及訂閱起來，內容會稍有不同唷！