內容快速索引
最近收到不少私訊詢問SI相關的問題，其中有些確實相當深奧。這些問題希望未來有機會能和大家分享，或許在我們的資料庫裡找找應該會有些答案，不過當初給自己訂下週更的目標可能有點太過勉強就是🤣。不過每週回顧時，看到自己又整理出更多想法，感覺還不錯，我們會繼續堅持下去！
有些問題還是比較基本的，從我們最近在外面走跳所看到的以及一些業界好朋友分享的狀況，已經非常多的公司都開始需要SI的相關人才，協助執行相關業務，很開心看到自己的所學被大家看見，不過也因為這行業迅速崛起的時間很短，還是有很多人例如EE、ME、Thermal、PM等領域的人才不是很清楚SI在幹嘛，為什麼系統級的SI工程師要去設計PCB stackup？為什麼計算損耗要透過專門的人才去算，不是只是Excel拉一拉即可？跑這些模擬到底是參考用還是真的可以跟實際的結果做真實比對？
p.s. 或許有人會說，這行業在20年前就存在了。沒錯！但真正受到”大量”關注的時間點，其實是相當近期的事情！
我們認知的System-Level SI Analysis
以下跟大家分享我們在進行系統級SI分析時所採用的流程。如有雷同，必定是巧合😆，如差異過大，那也是很正常的，事情沒有絕對：
我們的系統級SI的分析流程，順序可以簡化如下：
- Pre-Layout Analysis：
- 疊構設計：決定層數、整板厚度、介質厚度、CCL材料選擇、低棕化藥水採用…
- 傳輸線設計：訊號線阻抗控制、單端傳輸線線寬、差動對線寬/線距
- 過孔Via設計：DHS/FHS/Via Pad/Anti-Pad/SG Ratio、Aspect Ratio、CAF
- 零組件選用：Connector vendor、Cable長度與直徑、是否需要Retimer？
- 通道S參數分析：Return loss、Insertion loss、SCD21 mask
- Layout Guidance
- 提供Layout Constraint：PCB Layout軟體需要的那些數字都得囊括在裡頭
- Layout Guideline文件：無法被上述的數字給定義的設計檔案，例如過孔Via的設計尺寸
- Follow Layout Process：
- 每天或是定期追蹤進度，與Layout工程師有著良好的溝通管道
- Post-Layout Analysis
- 實際Layout的電磁模擬：傳輸線、Via、各種有疑慮的結構
- Virtual Compliance：眼圖、COM、Statistical Analysis(e.g. Seasim)
- Layout Check/Review：
- 自動化軟體Review Layout：傳輸線阻抗、Via設計是否正確等等
- Measurement：
- Coupon Testing：Loss、Via、Others
- Simulation and Measurement Correlation
- Lesson Learned：
- 將所有設計結果文件化
- 中間遇到什麼問題，列下來解決方法與未來改進計畫
SI Pre-Layout Analysis：Stack-up Design and Loss Budget Evaluation
我們的分析流程首先會使用2D或2.5D的模擬軟體來進行傳輸線阻抗的快速計算。這個步驟會根據高速傳輸介面的具體阻抗要求，計算出差動對所需的線寬/線距，然後會跟PCB加工廠討論這個線寬/線距的組合，是否真的可以達到我們要的阻抗，會這樣做主要是加工廠這邊的材料DK跟CCL廠測出來的材料DK不會一樣，以我們所知，CCL廠的材料DK是由諧振腔測出來的(SPDR or SCR)，而PCB加工廠是由傳輸線阻抗反推，通常CCL廠測到的會稍微高一些。所以這個步驟我們就會開始跟PCB廠討論設計相關的事情，換句話說，其實板廠的選擇在這個階段就已經開始了。
同步進行的是損耗的抉擇，我們希望這對高速走線要有多少損耗？這就得從系統角度出發，舉個例：以類似GB200 NVL72的這種架構來看，首先就是得決定要幾台Compute tray和幾台Switch tray，GPU和switch的晶片比例是多少？一個tray裡面要放幾顆GPU and switch？這樣就會知道要放幾台tray，這會決定外部Cable的長度。當Cable長度定案，就可以找Cable廠商來聊，你們現在的產品是什麼？有多少損耗？我這個東西兩年後量產，你那時候可不可以給出下一代更好的產品？這樣就可以計算Cable損耗了。接著，Compute tray and Switch tray的損耗也可以大概被分配出來，再個別去計算Package、Via、Connector這些，加總扣掉要求的單機損耗後，就知道走線可以負擔多少損耗，再除以每單位長度的傳輸線損耗，這樣最長的傳輸線長度就出來啦！
Rack-level的Scale-Up架構(不是GB200 NVL72)：
IEEE 802.3dj Task Force定義224G SerDes在網路交換器上的應用：
還記得我們在這裡講過，即便是相同CCL材料，不同的Core/PP厚度有著不同的損耗，較厚的Core/PP，因為傳輸線對地的電場密度會變小，所以會帶來較好的損耗表現。但是負面的是，整體板厚會上升，由於現在的晶片非常的耗電，動輒700-1000W，甚至1500W(先前在這裡解釋過)，所以電源層的需求也很高，大約1/3的層數都是電源層，板厚的上升會造成Via的Aspect Ratio浮上檯面，過厚的板厚會造成鑽孔直徑太大，對於走線密度會有所限制，Via的互相Crosstalk干擾也會不好，所以總厚度的限制下，不一定可以透過Core/PP調整損耗以節省CCL材料的花費。
透過Core/PP厚度調整，進而改善損耗：
Thermal Integrity！功耗上升導致的板溫上升，連帶增加損耗管控的難度：
接著，我們會運用3D EM Solver來萃取各種3D結構的S參數，其中最典型的就是過孔Via的特性分析。在這邊也是跟Stackup合併分析的，要去看各種板厚與Power/Signal/Ground的層間排列組合，在不同組合下的Via的數據如何？阻抗控制如何？過孔損耗是否可以控制得當？Via Crosstalk是否可以管控在PAM4的要求上？通常這邊花的時間應該是整個設計流程最多最複雜的，因為每個變動都可能需要透過模擬去找到設計可行性。
在取得這些重要的基本元件模型之後，我們會進行一個全面性的系統整合。這個過程包括將所有關鍵元件，例如各種Connector、不同類型的Cable，以及所有必要的測試治具模型，依據實際系統的配置需求，精確地串接在一起。這樣的串接過程讓我們能夠建立一個完整且準確的通道模型，進而獲得整個通道的S參數特性。
接下來，我們會將這些獲得的S參數與各種規格要求進行詳細比對，包括高速介面的Return loss mask、insertion loss mask，以及其他相關的mask標準。這個重要的模擬步驟使我們能夠全面地評估該通道的傳輸特性是否完全符合設計規格的要求。基本上，如果在這個階段就發現結果是明確的Fail，或者是Margin Pass，那麼基本上我們就得重新思考設計方向，再往下個階段走可能會有些問題，因為這意味著需要在更基礎的設計層面進行調整。
OIF定義224G-VSR的Insertion Loss Mask：
這整個分析流程，我們稱之為Pre-Layout Analysis。正如其名，這是在進行任何實際的佈局工作之前(不論是基板設計還是PCB設計)，我們都會先進行的重要步驟，通常也是最花時間的階段沒有之一。這個階段的分析品質直接決定了後續工作的成敗。如果在這個階段出現了問題，那麼在後續的Post-Layout Analysis階段，結果往往也不會理想。正是因為這個階段如此關鍵，我們會投入大量的時間和精力來確保模擬設計的準確性和完整性。在這個階段，我們會將所有關鍵的設計參數都仔細確定下來，並將這些設計準則系統地整理成文件，以確保Layout工程師能夠清楚理解我們期望的設計方向和具體要求。
SI Post-Layout Analysis：Final Check and Virtual Compliance
在Layout階段，我們強烈建議SI工程師與Layout工程師密切合作，保持緊密的溝通和協調。這個階段往往會出現許多意想不到的挑戰和設計難題，需要兩方共同解決。例如，當Layout工程師發現某些區域的走線空間不足，可能會影響到訊號的阻抗匹配或是損耗時，SI工程師就必須介入評估各種可能的解決方案。這可能包括重新進行模擬分析以找出最佳的折衷方案，或是根據過往的工程經驗提出替代性的設計方向。有時候，可能需要重新調整整體Routing Strategy，或是探索創新的走線方式。在這些關鍵時刻，SI工程師的專業知識和經驗就顯得特別重要，因為他們需要在保證SI沒問題的前提下，為這些設計挑戰提供可行的技術解決方案。
當Layout工程師完成了大部分的Layout之後，並確認了所有必要的參數設定後，SI團隊就會開始進行Post-Layout模擬分析。在這個階段，我們會使用EM Solver來萃取實際Layout的封裝或是PCB高速通道的S參數。這些實際的模型會取代Pre-Layout階段使用的理想傳輸線和過孔Via模型，讓我們能夠得到更接近實際情況的通道S參數。接著，我們會再次將這些參數與Mask進行比對。如果一切指標都符合要求，那麼理論上我們就可以認定這個通道的設計是成功的（否則規格標準豈不是白訂了？可是還是有例外🤭）。但如果結果是Fail…，那很可能就要往回追溯到Pre-Layout Analysis階段，從根本的設計層面重新檢視和調整，這樣事情可能就大條囉！(Pre-Layout才是最重要的！)
補充一個：通常在這階段(也有可能是Pre-Layout階段)，會極度建議加做製程的DoE分析，帶入實際製成變異之後，可以對自己的產品可靠度更有把握！(或許可以看看這裡)
接著，我們就會接個IBIS-AMI模型跑跑眼圖，看看眼高、眼寬、SNR有沒有漂漂亮亮。看看COM(Channel Operating Margin)有沒有超過3dB，ERL、ICN之類的參數，如果都很有Margin，那表示高速通道相對很安全，就可以放心地去打板啦！
沒有100%最好的SI流程
相信每個公司或團隊都會依據自身的需求和專業特色，發展出獨特的分析方法和工作流程。儘管如此，這些流程的基本框架和核心理念往往有著共通之處。值得我們深入探討的是，由於不同產品線和客戶需求的特性存在顯著差異，工作流程必然需要靈活調整和適度變化，以適應各種不同的專案需求。這個現象特別凸顯出為什麼SI的分析難以完全標準化，因為在產品開發的不同階段和設計環節中，都會產生特定的SI需求和挑戰。
舉例來說，不同客戶或產品對於PCB製程能力的要求會有很大的差異。在消費性產品領域，由於產品生命週期較短，通常只需要提供短短幾年的保固期，因此對於可靠度的要求相對較為寬鬆。相比之下，工業型產品則需要保證十幾年的使用壽命，這就需要更嚴格的製程控制和更高的可靠度標準。
一個特別有趣的案例是目前炙手可熱的資料中心市場。或許很多人會直覺認為資料中心對產品可靠度的要求應該極高，但實際情況卻出人意料。由於資料中心產品的技術迭代速度極快，像是nVIDIA的產品線，從Hopper系列推出後僅維持了一兩年就轉向Blackwell架構，現在又即將迎來新一代的Rubin平台。對於這些CSP來說，始終追求最新、最強大的運算效能才是首要考量，因此這類產品的實際使用年限通常也就維持在五年左右。這種快速更迭的特性，使得資料中心產品在可靠度要求上反而不像工業產品那樣嚴格。
不小心又講歪了，讓我們進一步探討產品規格差異所帶來的影響。由於不同產品的規格要求有所不同，因此對於CAF(Conductive Anodic Filament)的要求也會有顯著差異(對CAF這個概念不太熟悉的讀者，可以先參考這裡)。這些差異會直接影響到PCB設計中的一個關鍵參數：過孔間的距離(hole to hole distance)。這個看似簡單的距離參數，實際上會對整個過孔設計產生連鎖反應，包括Ground Via的數量配置，以及Signal Via and Ground Via的排列方式等諸多方面都需要重新考慮。
我們就曾經遇到一個案例，即使是使用相同的晶片，但因為不同客戶對產品的要求不同，最終的設計方案也會完全不同(我們原本天真地以為可以抄的…)，結果不得不從頭開始，重新進行所有的模擬分析、重新執行各項測試，基本上整個設計流程都必須重新來過…
CAF主要在講的是不同屬性Via間因為長期電位不相同，導致的電遷移現象誘發Via間的微短路，影響產品可靠度：
當然這只是其中一種顯著影響，我們還需要考慮許多其他重要的製程參數。例如縱橫比(Aspect Ratio, AR)會直接影響可用的鑽頭直徑，這會極大限縮Via的阻抗控制範圍，且也會影響零件區域內的Via個數；背鑽深度會影響Via的阻抗匹配和高頻損耗，更高速的領域的還會影響不同層之間的Via耦合(想不到吧…😑)，而線路蝕刻能力則會決定我們能實現的最小線寬和線距。這些參數之間在設計考量上，存在著複雜的相互關係，只要其中一個參數出現變化，就可能導致整個設計方案需要重新調整。我們在初期評估疊構設計時，就很常因為這樣生出十幾個版本的疊構來選擇…🙄。
正因如此，PCB SI工程師的工作範疇又多了一項重要任務：仔細評估PCB板廠的製程加工能力😆。不要小看這個，板廠沒有選好，真的是會氣到冒煙的。先不說這些製程良率、Schedule delay等老掉牙的官話，光設計面就可以頭痛很久，讓團隊陷入焦頭爛額的窘境阿。
正因如此，PCB SI工程師的工作範疇又多了一項至關重要的任務：仔細且全面地評估PCB板廠的製程加工能力和技術水平😆。這個評估過程絕對不能輕忽或是走馬看花，因為選擇一個不合適的板廠，後果往往會遠超出我們的想像。不要小看這個選擇過程，板廠沒有選好，真的會氣到冒煙的。先不說這些製程良率低落、Schedule delay、品質不穩定等老掉牙的官話，光是在設計面向上就足以讓團隊頭痛許久，因為不同的製程能力會直接影響到設計的可行性和可靠度，最終可能讓整個團隊陷入焦頭爛額的窘境阿。
最後來講講流程單一化這件事：我們認為能做到標準化絕對是未來每間公司的必要方向，能標準化的流程就能自動化，能自動化的流程就可以導入AI與ML，可是SI這個領域很尷尬的，模擬的確是能自動化，現在每間軟體商都有自動化開發平台可以協助減少開發流程與負擔，可是設計的流程繁雜，專案間又不太能完全複製貼上，真的能完全做到標準化的公司少之又少，能將各個步驟切成不同模組，讓每個模組各自有自己的自動化，已經是現行SI分析框架上做得很厲害的了！
