內容快速索引
高速SerDes訊號SI分析，第一步是根據通道損耗規格決定PCB疊構與PCB材料(我們在這裡有分析過)，其中包含：
- CCL材料選擇(包含：樹脂系統、銅箔、玻璃纖維布)
- Core/PP厚度設計
- 玻璃纖維布種選擇
- 傳輸線阻抗設計，決定差動對的線寬/線距
- PCB總層數
CCL材料介紹
CCL(Copper-Clad Laminate)或者說是覆銅基板，是PCB材料的一種形式，在硬板上幾乎無所不在。
那麼 CCL 裡頭到底是什麼組成的呢？其實主要包含幾個關鍵材料：
- 樹脂(Resin)：這是CCL的「膠水」，負責把所有材料黏在一起，並提供絕緣效果。
- 填充物(Filler)：這些是加入樹脂裡的粉末狀物質，主要用來調整機械強度、熱膨脹係數 (CTE)，這個也是影響損耗參數(DF)的最大因子。
- 銅箔(Copper foil)：提供導電路徑，表面粗糙度會影響高頻訊號的損耗。
- 玻璃纖維布(Fiber weave)：提供 CCL 機械強度，避免基材變形，Low DK布有著良好的損耗表現。
CCL材料損耗
在高速 PCB 設計中，選擇合適的材料是必要的起手式，因為不同材料的損耗會直接影響訊號完整性和走線長度。為了區分不同等級的高速材料，各大板材廠、終端CSP和晶片設計商都會制定自己的分類方式，但命名規則各有不同。
一般來說，常見的材料等級會用 Low Loss (LL)、Very Low Loss (VLL)、Super Low Loss (SLL)、Ultra Low Loss (ULL)、Extreme Low Loss (ELL) 這類名稱來標示，或是拿傳統CCL大廠Panasonic的命名方式來對標(M4~M9)，等級越高表示材料的介電損耗DF逐漸降低。簡單來說，損耗越低，適用的頻率越高，價格當然也會越貴。
根據損耗能力分類CCL
以下是常見的等級劃分、對應材料與應用領域：
- Low Loss (LL)
- 適用於 10G以下 應用，如 10G Ethernet、Below PCIe Gen3
- DF值約在 0.010~0.007
- 常見材料：EMC EM-526, ITEQ IT-958G、TUC TU-863+, Panasonic M4
- Very Low Loss (VLL)
- 適用於 10G ~ 25G 應用，如 PCIe Gen4、100G-CAUI4
- DF值約在 0.007~0.005
- 常見材料：EMC EM-528, ITEQ IT-968G、TUC TU-883, Panasonic M5
- Super Low Loss (SLL)
- 適用於 32G-NRZ, 56G ~ 112G PAM4 應用，如 PCIe Gen5/6、400G Ethernet
- 介電損耗 (DF) 約在 0.005~0.003
- 常見材料：EMC EM890, ITEQ IT-988G、TUC TU-883A, Panasonic M6
- Ultra Low Loss (ULL)
- 適用於 112G PAM4 及以上，如 800G Ethernet
- DF值約在 0.003~0.002
- 常見材料：EMC EM-890K, ITEQ IT-968、TUC TU-883A Sp, Panasonic M7
- Extreme Low Loss (ELL)
- 目前最高等級的高速材料，適用於 224G PAM4、800G/1.6T Ethernet
- DF值小於 0.002，甚至能接近 PTFE
- 常見材料：EMC EM892K2, TUC TU-943SR, ITEQ IT-988GSE, Panasonic M8
🎯幫大家做個總結
銅箔損耗
除了樹脂系統的改良之外，銅箔的進步也是推動高速CCL持續優化的主因。國際印刷電路板組織IPC定義的銅箔等級最高只到VLP(Very Low Profile)，等級再往上就進入了戰國時代，每家銅箔廠與CCL廠都有自己的名稱，常見的如HVLP(Highly Very Low Profile)，目前最高等級已經到達HVLP4甚至HVLP5。
p.s. 有些人的HVLP4跟HVLP5的銅箔等級是一樣的，不能單純以命名來分類CCL的差異！
什麼是銅箔粗糙度？
銅箔的等級差異，主要來自於粗糙度(Roughness)，市場上不同等級的銅箔，主要就是透過 降低粗糙度 來提升高速傳輸性能。
根據不同測試方法，可以將粗糙度的定義區份成Ra或是Rz。
1️⃣ Ra (Arithmetic Average Roughness，平均粗糙度)
- 計算的是測量區域內表面高度的平均值，不考慮最大與最小的變異。
- Ra 值較小的銅箔表面較為平滑，但它無法完整反映極端峰值 (高點或低點) 的影響。
- 常用於一般機械加工與金屬表面檢測，但對於銅箔來說，Ra 有時不足以評估其對高速信號的影響。
2️⃣ Rz (Mean Peak-to-Valley Height，十點平均粗糙度)
- 測量樣本區域內的五個最高點與五個最低點的距離平均值，因此能夠反映表面凹凸的極端變異。
- Rz 的數值通常比 Ra 高，因為它包含了表面最不規則的區域，能更真實地描述銅箔對高速信號的影響。
- 高速 PCB 設計更常參考 Rz，因為信號傳輸時，電子會受到局部表面不規則性的影響，而 Rz 能夠提供更貼近實際的數據。
我們常用的粗糙度SI分析模型是Huray Model，這個模型主要以Rz為主要參數去做計算（原因上面有提），因此我們在選擇銅箔時主要分析的是Rz。
銅箔粗糙度對損耗的影響
Data Rate越快，頻寬越高頻，銅箔損耗的影響越大，可以看出在53GHz時，HVLP4的損耗離HVLP3的損耗差距變得很大。
玻璃纖維布
玻纖布(Fiber Weave)強化了CCL的機械特性，讓CCL更堅固。根據DK/DF值，玻纖布的開發已經來到第四代，依序為E-Glass, Low-DK 1, Low-DK 2和石英(Q)布。
傳統E-Glass布的DF比較大，連帶導致使用此布種的CCL有著較大的損耗，通常應用在PCIe Gen4以前的世代，或其他中低速訊號的應用。
Low-DK 一代布的開發
然而，隨著在400G switch進入市場，由於更高頻的損耗要求，Low-DK一代布的開發，使PCB損耗在13.28GHz頻率下，損耗得以達到0.7dB/inch@13.28GHz。
常見材料：EMC EM890K、TUC TU-943SN
Low-DK 二代布的問世
當 800G switch 開始被市場廣泛採用，尤其是在 112G/224G-PAM4 等應用中，Low-DK 一代布 的特性已經逐漸逼近極限，無法滿足更高頻率下的低損耗需求。因此，Low-DK 二代布應運而生，這一代材料透過進一步降低玻纖布的 DF，並且搭配更高等級的樹脂系統，成功讓 PCB 在 26.56GHz 頻率下，損耗控制在 0.85dB/inch。
這樣的提升幅度是相當驚人的，因為理論上，損耗會隨頻率線性增加，以 Low-DK 一代布為基準，在 26.56GHz 的損耗應該會達到 1.4dB/inch，但二代布成功將損耗降低近 40%。這意味著在 800G switch 設計 中，使用二代布的 PCB 能夠顯著提升 BER (Bit Error Rate) 表現，並確保更長距離的訊號傳輸可行性。因此，自 2024 年開始，Low-DK 二代布 逐漸成為高階數據中心與交換機應用的標準材料之一，許多 CCL 廠商也將其納入主力產品線。
進入 2025 年，產業將迎來 1.6T 交換機 (1.6T switch) 和 224G-PAM4 的產品開發，各大網通 ODM 也將陸續推出搭載 Broadcom 最新一代網通晶片 TH6 的產品。這顆晶片具備 512 lanes 的 224G-PAM4 介面，總頻寬高達 102.4Tbps，是目前市場上最高階的交換機解決方案之一。
根據目前對市場的理解，Low-DK 二代布，尤其是 台光電的 EM892K2，仍然勉強能夠支撐 1.6T switch 在 Optical Transceiver 應用上的需求。不過，這樣的選擇必須犧牲 Copper Link 或是說DAC cable的應用，因為在 224G-PAM4 這樣的超高速傳輸環境下，二代布的損耗控制已接近極限，難以同時滿足銅纜佈線的需求。
常見材料：EMC EM892K2、TUC TU-943SR
石英布（Low-DK 三代布）即將到來
石英 (Quartz) 玻纖布被認為是 未來更高頻應用的終極材料，因為它具備：
✅ 更低的 DF，能進一步降低 PCB 損耗，適用於 224G 甚至更高速高頻的應用
✅ 更穩定的熱膨脹係數 (CTE)，能減少高速應用中的熱機械應力影響
雖然石英布的特性非常優異，損耗比二代布還能再優化10~15%，更能滿足 1.6T switch 甚至3.2T的應用，但目前它仍面臨幾個嚴峻的挑戰：
1️⃣ 供應量極其有限：目前全球石英布的生產能力非常低，無法快速滿足大規模量產的需求。
2️⃣ CCL 量產與認證挑戰：儘管各大 CCL 廠商已將石英布納入開發 roadmap，但目前真正能在 2025 年通過 CCL UL及 PCB UL 認證的供應商仍然不多。
3️⃣ 經濟規模問題：即便 2025 年能有少量量產，但真正的大規模應用從這些產品量產時程來看，可能還需要等到 2026Q3~2027Q2，當產業鏈成熟後，石英布才可能取代 Low-DK 二代布，成為下一代標準材料。
預計會出現的材料：EMC EM-896K3
