曝光、顯影、蝕刻是做PCB板製程的好朋友甚至是有在學生時代洗過電路板的學生倒背如流的名詞。蝕刻製程是線路成型的重要製程，這道製程的好壞又會對SI造成什麼影響呢？
蝕刻製程
傳統的PCB或載板是利用蝕刻製程將設計者所需要的線路從一大片銅箔中給做出來，一般而言，我們的設計線路會是像下圖這樣方方的(a)，呈現上下銅面都是等長的狀況，但是其實蝕刻液會在銳角處大量的沖蝕銅箔(b)，所以最後的成型線路會長得像(c)這樣在靠近PP的那一面是窄邊，靠近Core的那面是寬邊。
(a)
(b)
(c)
蝕刻造成的線路可以等效成梯形，上底(靠近PP的面)為窄邊W2，而下底(靠近Core的面)為寬邊W1，在這邊我們導入一個名詞叫做etch factor，這是拿來評斷蝕刻製程好壞的參數，通常會相當接近1:1，越小則代表蝕刻控制能力越差。
蝕刻對SI造成的影響
基本上與線寬有關的SI參數就屬線路的特性阻抗為首當其衝，我們來做個實驗：
- 無任何蝕刻造成的影響，角度為90度
- 有些許蝕刻造成的影響，角度為80度
- 嚴重蝕刻不良，角度為70度
可以發現阻抗會有一點些微的變化，在沒有蝕刻的情況下阻抗可以達到100Ohm，但是當梯形的銳角達到80度時(算是正常的製程狀況)，會因為電阻變大，阻抗稍微增加1Ohm，如果蝕刻角來到70度(很糟糕的製程能力)，則阻抗會比90度的情況多個2Ohm。
(1)
(2)
(3)
雖然特性阻抗變化不至於太大，但是在高速訊號margin控制越來越困難的現在，設計者該忽略嗎？
我個人的看法是會去針對每一家PCB板廠的製程能力做了解，這當然不是請他們提供數據這麼簡單，而是自己打板子自己做剖面分析，實際驗證板子蝕刻的能力。模擬軟體只能幫我們做出梯形的等效模型，但是實際上的形狀絕對不是這麼有規則，甚至有可能會影響到差動對的線距造成整個阻抗變化比模擬來得大。因此從實務上去做分析，並且依據產品及公司經驗判斷是否需要認真考慮蝕刻製程對產品的影響，或許才是比較好的方式！