串音訊號完整性 從 Crosstalk 到訊號品質：Stripline 在 DDR 設計中的關鍵角色 by 柑仔店 2025 年 1 月 25 日 2025 年 1 月 25 日 601 views DDR記憶體匯流排的訊號完整度SI一直是PCB設計的重要課題。影響 DDR DQ SI的因素相當多，包括反射、損耗、以及串音(Crosstalk，或稱Xtalk)等等。Xtalk即在相鄰走線之間，由於 … Read more 0 FacebookTwitterPinterestEmail
差動 差動對一定要兩兩靠近嗎? by 柑仔店 2020 年 11 月 23 日 2020 年 11 月 23 日 384 views 公司裡最近好多人問了筆者一些差動對的問題，這些問題當下讓我覺得很困惑，後來我發現原來是他們以為Differential pair一定要走side by side。 讓我們來回顧差動訊號 … Read more 0 FacebookTwitterPinterestEmail
差動 差動訊號(3)：弱耦合與強耦合 by 柑仔店 2020 年 11 月 21 日 2020 年 11 月 21 日 299 views 各位在設計高速差動對時，除了阻抗之外，可能還會被問到一個問題，P與N之間的間距要多少? 在差動訊號(2)：奇模與偶模一文中，我們已經知道差動對兩線間距會影響其特性阻抗，且在影響傳輸線阻抗的幾個要素一文 … Read more 0 FacebookTwitterPinterestEmail
差動 單端傳輸通道也會有奇偶模現象喔！ by 柑仔店 2018 年 3 月 27 日 2018 年 3 月 27 日 173 views 奇模(Odd mode)與偶模(Even mode)對差動對是很關鍵的要素，其會影響奇/偶模阻抗與相位速度，設計不良甚會讓共模雜訊引入整個差動對使訊號品質下降。然而對單端訊號系統而言呢？如果說一對si … Read more 0 FacebookTwitterPinterestEmail
差動 差動訊號(2)：奇模與偶模 by 柑仔店 2018 年 1 月 24 日 2018 年 1 月 24 日 605 views 我們經常在探討差動對時經常聽到差模(Differential mode)與共模(Common mode)，究竟什麼是差模？什麼是共模？這一切就要從奇模(Odd mode)與偶模(Even mode)談 … Read more 0 FacebookTwitterPinterestEmail
