訊號完整性 訊號完整性不好嗎？3大案例告訴您開路諧振如何攪局高速訊號設計 by 柑仔店 2025 年 3 月 28 日 2025 年 3 月 28 日 229 views 您是否很常跑模擬或是測試時看到這種圖？不知道什麼原因一根很深的諧振出現在insertion loss的圖上？這種諧振現象經常對訊號完整性造成負面影響，導致嚴重的反射以及震盪(Ringing)，歸究其主 … Read more 1 FacebookTwitterPinterestEmail
Market 寫在nVIDIA GTC 2025之前，訊號完整性即將多次被提及？ by 柑仔店 2025 年 3 月 18 日 2025 年 3 月 18 日 578 views 一年一度nVIDIA GTC即將在台灣時間禮拜二開幕，執行長Jensen Huang黃仁勳會在禮拜三凌晨一點登場講述nVIDIA未來的規劃。 去年的GTC，Jensen宣佈了新世代的GPU archi … Read more 0 FacebookTwitterPinterestEmail
訊號完整性 SI工程師的救星！SMT連接器設計三大絕招大公開！ by 柑仔店 2025 年 3 月 14 日 2025 年 3 月 14 日 508 views AI資料中心裡頭，112G、甚至224G的高頻應用已逐漸成為市場主流。這樣的發展趨勢讓PCB上的連接器設計變得特別重要。例如網路交換器要接光口的OSFP與QSFP-DD，或是背板連接應用的ExaMAX … Read more 3 FacebookTwitterPinterestEmail
訊號完整性 800G → 1.6T：PCB CCL 材料如何影響訊號完整性與市場走向？ by 柑仔店 2025 年 2 月 28 日 2025 年 2 月 28 日 837 views 高速SerDes訊號SI分析，第一步是根據通道損耗規格決定PCB疊構與PCB材料(我們在這裡有分析過)，其中包含： CCL材料介紹 CCL(Copper-Clad Laminate)或者說是覆銅基板， … Read more 3 FacebookTwitterPinterestEmail
訊號完整性 搞懂通道損耗計算，用對PCB材料 + PCB疊構設計，讓訊號完整性價值最大化！ by 柑仔店 2025 年 2 月 21 日 2025 年 2 月 21 日 796 views 設計PCB時，材料的選擇往往是一門學問，特別是在高速SerDes通道的應用中，材料的選擇會直接影響訊號完整性、損耗控制以及成本。該選擇哪種材料？要不要用高級的低損耗板材？這些問題沒有標準答案，而是取決 … Read more 3 FacebookTwitterPinterestEmail
訊號完整性 100%提升訊號完整性：阻抗匹配在高速SerDes中的實踐與影響 by 柑仔店 2025 年 2 月 16 日 2025 年 2 月 16 日 908 views 一個高速訊號SerDes通道(例如PCIe、112G/224G-PAM4)包含了這些片段： 我們會希望所有的片段都可以有一致的阻抗，以求訊號不會有太多的反射。可是事實是這些片段有著自己本身結構的問題， … Read more 2 FacebookTwitterPinterestEmail
訊號完整性 NVLink、UALink 崛起，PCIe Gen6 如何用 PAM4 迎戰未來？ by 柑仔店 2025 年 2 月 7 日 2025 年 2 月 7 日 780 views 現在數位經濟發展地相當快速，像Cloud、現在火紅的AI、大數據這些新技術都需要在資料中心裡運行更多運算，伴隨而來的是更快的資料傳輸速度的需求。在資料中心，有很多條資料傳輸路徑，舉個例： 相當多樣的資 … Read more 3 FacebookTwitterPinterestEmail
串音訊號完整性 從 Crosstalk 到訊號品質：Stripline 在 DDR 設計中的關鍵角色 by 柑仔店 2025 年 1 月 25 日 2025 年 1 月 25 日 601 views DDR記憶體匯流排的訊號完整度SI一直是PCB設計的重要課題。影響 DDR DQ SI的因素相當多，包括反射、損耗、以及串音(Crosstalk，或稱Xtalk)等等。Xtalk即在相鄰走線之間，由於 … Read more 0 FacebookTwitterPinterestEmail
訊號完整性 AI Rack架構高速互連的挑戰：損耗設計與訊號完整性的設計框架 by 柑仔店 2025 年 1 月 8 日 2025 年 1 月 8 日 468 views 在AI驅動的時代，系統設計已經從單一PCB的視角，逐步轉向以整個rack為單位來考量。對於信號完整性而言，焦點以不再局限於單一PCB上的損耗，而是擴展到晶片與晶片之間的端到端互連損耗（end-to-e … Read more 0 FacebookTwitterPinterestEmail
訊號完整性通道 模擬DDR SI耗費很多時間與精力？參考一下CCT吧！ by 柑仔店 2024 年 12 月 26 日 2024 年 12 月 26 日 528 views DDR的SI/PI模擬非常的複雜，除了走線非常多條導致的模擬負擔相當地大以外，多條線同時切換準位造成的瞬時切換雜訊影響也相當明顯，SI/PI co-simulation的分析技巧非常重要。在此背景下， … Read more 1 FacebookTwitterPinterestEmail
