AI資料中心裡頭，112G、甚至224G的高頻應用已逐漸成為市場主流。這樣的發展趨勢讓PCB上的連接器設計變得特別重要。例如網路交換器要接光口的OSFP與QSFP-DD，或是背板連接應用的ExaMAX系列，與GB200在用的Paladin系列。尤其對於SI工程師來說，如何選擇合適的連接器並進行有效的PCB設計，不僅攸關訊號完整性，更是影響整個系統效能的關鍵！

市面上常見的連接器根據安裝方式，大致可分為以下三種類型：

• Press-Fit：製程簡單不需要焊接，機構性強。但是孔洞大，引腳長，導致SI較弱。且魚眼使得PCB疊構的訊號層利用率較差。112G以上這種類型已很少見！
• SMT：通用現有的SMT製程。但是Pad電容效應較大，導致阻抗控制較有挑戰，且連接器區域的走線空間容易被限制。
• BGA：這裡指的是利用錫球焊接的連接器。相容於現有的SMT製程，較小的Pad有較優異的SI，不過機構強度就較弱一些，所以rework的次數會比較少。

可以看出Press-Fit連接器的SI performance較差！

由於產業這台車已經開往112G與224G，Press-Fit已經無法負荷這麼高頻寬的應用，SMT與BGA形式的連接器佔據了整個市場。在SI設計上，SMT連接器在PCB板上的區域有許多的know-how，在這邊我們簡單整理了三個SMT連接器在PCB上最基本的設計理念供大家參考！

• SMT Pad 電容負載管理
• 引腳與Pad共設計(Co-Design)、共模擬(Co-Simulation)
• 注意訊號出線方向

SMT連接器Pad電容負載管理

PCB上的SMT pad由於尺寸較大，面積較大，所貢獻的對地電容負載比較多。如果Pad在第一層，第二層是完整的Ground plane，資料速度是112G-PAM4，這個瞬時阻抗大概會低到50歐姆！

最常見的解決方法是挖去Pad下方的GND Plane，以增加Pad與下一層參考平面之間的距離d，讓Pad直接參考第三層或是第四層的GND以降低對地電容，從而改善阻抗。

\( \large {C=\epsilon \frac{A}{d}} \)

下面的結果就是我們利用模擬軟體，看OSFP這種連接器，在PCB第二層到底要挖多大的洞已滿足Pad阻抗匹配需求。好的阻抗匹配對於高速SerDes的幫助是相當重要的！

您可能會問那這個洞不就越大越好？答案是！不過通常會有副作用，例如第三層走線失去GND plane當參考平面，被迫需要繞路導致走線變長，走線空間變得擁擠的情況下，Crosstalk跟著上升！

下面這又是另外一種case，PCIe CEM Connector將金手指區域分別參考到第二層與第三層的結果，參考到第三層好看多了對吧？

我們會利用這種模擬數據，輕易地知道不同的Pad尺寸，對應到不同的介質DK以及對地垂直高度要多少。這種Data Base的建立，可以幫助SI人員可以輕鬆面對更種不同的設計條件，且不用再頻繁地跑模擬！

引腳與Pad的共同設計(Co-Design)與共模擬(Co-Simulation)

在SMT connector Pad附近通常都會有過孔將大量的走線往內層出線，這些過孔離Pad都很近，有的甚至是直接Via on Pad，對於這類型的設計，我們極力推薦將連接器引腳涵蓋進去一起跑模擬做Co-Simulation。

做Co-Simulation的原因是因為Pad與Via的距離很短，訊號經過Via，波動還沒穩定時又經過引腳Lead，可以這麼說，對於TDR而言，Pad與Via兩者互相牽引。黑框處原本第一個波峰是由Via引起的高阻抗，理論上SMT pad的阻抗會將圖形往下拉到大概90歐姆，可是很快Connector Lead就把阻抗又往上拉回去，由於時間太短，SMT pad根本無法拉到阻抗。或是這樣說，SMT pad是電容負載效應，Via與引腳比較偏電感效應，這兩者在這裡互相耦合，達到較好的阻抗匹配效應！

換句話說，對於這個case而言，如果您很糾結要優化SMT pad的阻抗，那會發現其實影響沒這麼大，或是說您花了很多時間在設計Via，但是引腳會干擾你原本設計的阻抗。所以我們推薦這種設計要做EM Co-Simulation，跟Connector廠商拿3D設計圖檔自製引腳，一起模擬，省時又精準！

注意訊號出線方向

在傳統PCB layout上，對於SMT連接器的出線方向沒有固定的形式，你要順海鷗腳的方向出線或是逆著出線差異不大，大家對這件事也沒有太多涉略，基本上就是連起來就好。

可是當訊號越來越高速時，這件事情就得重新關注。我們來看這張圖，當出線方向跟海鷗腳的方向相反時(順向為Direct Fan-Out，逆向為Reverse Fan-Out)，海鷗腳與SMT pad接觸的地方會變成一個open stub，這個殘段會使高頻效應變差，進而影響高速訊號的頻寬！可以看到Return Loss在很低頻的時候就會受到一點影響，因為這個開路殘段直接影響連接器的阻抗，而Insertion Loss則是在高頻時開始很明顯的震盪，證明開路殘段引起的電容效應不能被忽略！

出線方向被限制住對於Layout工程而言是一件非常痛苦的事情，連接器區域內會有很多的過孔，這些高速孔會佔據許多的走線空間，如果走線方向又被限制住只能往單邊出，那設計會變得很沒彈性，有些時候只能靠增加走線層數去解決，這樣做又會增加成本，設計的翹翹板會很多。不過這也考驗著SI工程師的能力，有經驗的SI可以透過電磁模擬去找出相對適合的設計方式，達到cost-effective的設計。