2.5K

開頭首先感謝兩位業界的好兄弟姐妹友情贊助呀！！！

我們會持續努力生出優質SI/PI相關文章，讓大家在這個領域可以持續無往不利唷！

如果有任何建議，也可以私訊或是email給我們～

感謝各位長期以來的支持唷！

---

還記得我們在高速時代人人都該懂的SI：系統級分析7大關鍵步驟，一篇搞定！ 有提到SI分析的七大節點：

1. Pre-Layout Analysis
2. Layout Guidance
3. Follow Layout Process
4. Post-Layout Analysis
5. Layout Check/Review
6. Measurement
7. Lesson Learned

雖然設計面這些模擬、理論應用等等很重要，可以在設計初期決定架構，給足大家Layout走線上的信心，我們也絕對相信現今的電磁模擬軟體準確度是相當之高，只要設定妥當，不至於會給出太多的Garbage。

但是，實測還是實打實的關鍵，沒有測試結果，模擬跑再多也是會很虛，做SI的人應該很常被問這幾個問題：

• 模擬到底會不會準？是不是參考用？
• 這板子測出來TDR有問題，怎麼跟你模擬的不一樣？
• 你可不可以給我CTLE setting and DFE tap setting？你沒辦法給我？那你模擬怎麼跑的…

諸如此類的問題，SI可能回答到心都涼了，其實往往就是缺乏關鍵的測試技術！

先定義好，這邊我們講的SI測試，是偏向使用網路分析儀 (Vector Network Analyzer)做S參數和TDR測量，而不是眼圖/BER這種的示波器量測。

這種測試由於並不是最終出貨考量，沒有所謂Compliance，所以一般而言大家比較不會去關注他，雖然SI損耗、阻抗等等很重要，但是也不是這麼多公司都願意買相關設備進來玩，所以大多還是依靠供應商的出貨測試來判斷合不合格。(這顯得我們以前在做這些測試很突兀，做了很多，好像也沒人會在意！？）

但是，好險最近，風向變了！

速度來到224G-PAM4，Nyquist Frequency衝到53.125GHz-56GHz，單靠以前的測試手法與工作流程，已經明顯不夠應付這類型的AI產品。

在先進封裝產能缺乏，一顆晶片貴鬆鬆的年代，沒人想把相對便宜，且產能相對好拿很多的PCB變成Gating item，試想因為PCB有問題再去打件，那個失敗的痛有多痛？

所以，業界開始思考建立高頻S參數量測的工作流程，很多終端客戶都會要求PCB house與ODM supplier添購新設備以應對未來的種種測試需求！

兩個做S參數測試最重要的步驟

為了萃取待測物 (Device Under Test, DUT) 的真實S參數，有兩個很重要的步驟得執行，缺一不可，而且要很小心翼翼地做，才能準確將誤差項給移除！

1. 校正 (Calibration)：將儀器本身的誤差歸零，並將參考平面 (可以想成儀器認為是”0”的那個位置) 延伸至 VNA 同軸電纜或是測試治具 (Test Fixture) 的末端。
2. 去嵌入 (De-Embedded)：利用數學矩陣運算，將 PCB 治具的影響剝離，將參考平面最終移至待測物本身。也可以說是再度將參考平面移動到DUT的前後。

講白了，做S參數測試，最重要的就是參考平面在哪裡，也就是”0”的地方在哪，有正確的”0”的位置，就離正確的數據不遠：

---

如果這篇文章對您有幫助，解決了您在訊號完整性SI與電源完整性PI上的疑惑，不妨點擊下方按鈕，請團隊們喝杯珍奶吧！您的每一份支持，都會是我們繼續研究與分享專業知識的最大動力！

想看更多訊號完整性與電源完整性的實戰分享與相關產業脈絡？歡迎追蹤Facebook 粉絲專頁 訊號/電源完整性 學習瘋、Substack以及Threads

兩邊都追蹤以及訂閱起來，內容會稍有不同唷！

---

感謝您的支持，往下繼續閱讀

---

Calibration – 讓測試環境歸0

某天你量體重，哇靠！怎麼突然多5KG，最近又沒吃太多，是不是病了？結果才發現，體重計忘記歸0！

多5KG是有點誇張啦，要表明的是，任何儀器，尤其越精密的儀器，像S參數損耗，我們連0.1-0.2dB都要斤斤計較，那將設備給歸0這個動作就非常重要，且必須要做！後面測試的準確度完全建立在這一部之上！

SOLT校正法 – 移除12項系統誤差

網路分析儀VNA的校正方法很多種，比較常見的有以下這幾種：

• SOLT (Short-Open-Load-Thru)
• SOLR (Short-Open-Load-Reciprocal)
• TRL (Thru-Reflection-Line)

每種校正方法都有其優缺點，在如此寬頻的測試中，SOLT普遍被認為是最理想的選擇！

透過在Cable末端連接已知精確特性的短路 (Short)、開路 (Open)、負載 (Load) 與直通 (Thru) 標準件，VNA能夠解算出完整的12項誤差模型 (12-Term Error Model)。這 12 項誤差模型能徹底消除儀器硬體與同軸電纜所帶來的：方向性誤差 (Directivity)、源端匹配誤差 (Source Match)、負載匹配誤差 (Load Match)、串音隔離度 (Isolation) 以及傳輸與反射的頻率響應追蹤誤差 (Tracking)。唯有先透過SOLT將這些硬體系統誤差完全抹除，儀器才能提供乾淨、純粹的基礎S參數，供後續的De-Embedded矩陣運算使用。

P.S. 蠻喜歡用AI做圖讓資訊一次盡收眼底，中文還是沒辦法很穩定，大家看得懂就好了…哈！

De-Embedded – 移除測試治具，徹底得到DUT特性

雖然SOLT可以將參考平面從VNA端移至Cable端，但是訊號的饋入還得仰賴像SMA或是Probe這類型的測試治具，我們在測通道損耗，通常是不希望測試治具被考慮進去的 (還是有例外啦，例如PCIe測項上，損耗就有包含PCI-SIG認證的測試治具)。

而這個步驟，我們就叫De-Embedded or De-Embedding。

其中，比較Popular較廣為人知，且佔據高頻高速業界近乎80%的兩種方法為：

• Delta-L
• 2x thru

Delta-L：萃取損耗純量的方法

Delta-L為Intel所提出，捨棄了複雜的全治具建模，改採特徵值 (Eigenvalue) 矩陣萃取法。在同一塊 PCB 甚至同一個佈線層上，設計兩條或三條具有完全相同走線結構 (包含相同的Probe Pad、Via結構與Trace)、但Trace總長度不同的測試片。通常會使用10吋、5吋與2吋的微帶線或帶狀線。

Delta-L的思考邏輯很簡單，我們假設要測一段3”的走線，那就設計兩種線路

• 一段1”+3”+1”的走線 (其實就是5”走線，只是好理解切三段)
• 一段1”+1”的走線 (其實就是2”走線，只是好理解切兩段)

然後…測試數據相減！

5”-2”不就等於3”？再將結果除以3，這樣就會得到我們常用的Loss/inch。

兩個測試架構上使用的治具是一樣的，所以治具的效應也會被移除！別懷疑，對於使用者而言就是這麼簡單，當然後面有一些演算法啦、軟體等等，使用者應該比較不會關注那些。

而隨著高速介面的發展，Delta-L也衍生出不同的Generation。

• Delta-L 1.0：僅使用單一長度測試片，此方法並不移除PCB Via與Test Fixture效應，主要用於大規模量產時，快速監控整片PCB Panel的製造一致性與品質趨勢。
• Delta-L 2.0：使用兩種長度 (如5″與2”)，直接利用矩陣相除 (等同數據相減) 計算出3”長度的Loss，再除以3得到Loss/inch。這個方法根基於「信任這兩個通道的Via與治具效應完全一致」，可信度會較低。
• Delta-L 3.0：使用三種長度的 Coupon (通常為10”、5”、2”)，可以做不同長度的交叉比對，信任度較高。
• Delta-L 4.0：承襲Delta-L 3.0的三條線架構，把探針的Pitch從1.0mm改成500um，進而提升頻寬從20GHz至40GHz。

Delta-L 4.0具備更高頻寬 (Up to 40GHz)，一舉將應用範圍延伸至PCIe Gen5/6：

• Delta-L 5.0：應該快出來了才對，進一步將探針Pitch縮小，更改PCB訊號饋入結構，目標提升測試頻寬至67GHz，以應付現在這個世代需求。

看似Delta-L是個可以快速萃取PCB損耗的玩意兒，可是它有一個致命的缺點 – 只能萃取走線損耗的純量！對於像是封裝、連接器、或是PCB結構的S參數矩陣等等，例如Return Loss、Crosstalk，在Delta-L的做法上，是無法滿足這些測試需求的！

Delta-L的測試結果，有個重要的關鍵是Uncertainty越低越好，表示測試出來的損耗線越趨向線性，Test Fixture與PCB Pattern的設計是較好的，總不能說兩個歪七扭八的結果相減可以得到很正常的數據吧？：

2x-Thru：全矩陣最佳解方

有鑑於Delta-L的致命缺點，2x-Thru是個相當好的方法可以得到相對準確的S參數測試結果。

2x-Thru方法不需要製造待測物的實際治具模型。它要求與待測物相同的PCB上，額外設計一條長度精確等同於「左側治具加上右側治具」的連續直通走線，此結構即稱為 2x-Thru。

可以看這張圖，上方是常見的測試結構：Fixture-DUT-Fixture。左側的Lead-in trace較短，我們就設計兩倍的Lead-in trace，右側的Lead-out trace較長，沒關係，我們一樣就設計兩倍的Lead-out trace：

在數學處理上，演算法會首先讀取這條2x-Thru結構的高頻S參數，並透過嚴密的快速傅立葉變換 (FFT) 將其轉換為TDR阻抗曲線或時域脈衝響應 (Imulse Response)。接著，演算法透過特徵值拆解或時域對剖技術，從中精準地將2x-Thru「切半」，從而分離並建立出單一側治具 (1x Fixture) 的完整S參數模型。最終，將VNA測量到的Fixture-DUT-Fixture之級聯矩陣，扣除這兩個已建立的1x模型，便可得到DUT真正的、乾淨的高頻S參數。

透過得到T(fixture)再將其作反矩陣，就可以移除T(fixture)而得到T(DUT)：

從真實測試數據來看，經過2x-Thru方法做的De-Embedded可以真實將Fixture給移除，讓DUT的模擬跟測試對齊：

---

來看看最新的這些文章吧：

• 【SI從零開始】模擬為何總是不準？Delta-L vs. 2x-Thru：一文搞懂高頻 PCB 損耗萃取全攻略
• 【SI 思維升級】Via Stub真的越短越好？224G 時代下的PCB背鑽精度與阻抗權衡！
• 【SI 思維升級】PCIe Gen7 SI 全解析：從 128Gbps 損耗規範到 PCB 材料選用指南
• 【SI從零開始】上升時間與頻寬：為什麼 Rise Time 才是訊號完整性的真正關鍵？
• 【SI 實戰攻略】從AWS T2 PCB報廢學教訓：揭開玻纖布(Fiber Weave)導致PN Skew的訊號殺手真相