我們來簡單複習一下，這幾週我們談了什麼有關PI的東西：

• 【PI 全局視野】AI時代，決戰功耗巨獸：別只看眼圖！深入電源完整性DC壓降與AC漣波，打造訊號完整性SI的穩固基石：我們談了在AI時代，隨著晶片功耗的增加，PI影響SI是越來越深，穩定的電源供應對於HPC來說至關重要，深度分析DC和AC可以幫助我們打造一個穩定的電源基礎，以確保系統的可靠性和穩定性，我們最終的目的：SI，也可以在這個穩定基礎上表現優異！

• 【PI 從零開始】一文介紹電源完整性裡頭寄生電感扮演的重要角色！原來高阻抗的元兇就是它！：提出PDN系統裡最可怕的東西就是電感，原因是電感帶有頻率越高，則阻抗越高的特性。透過減小電流回路面積以及考量電流互感效應，可以有效地降低電感，讓我們有機會追求一個低阻抗的電源系統。

• 【PI佈局心法】降低迴路電感(Loop Inductance)的絕招與注意事項：優化Loop Inductance可以透過優化單一結構(例如單根Via、單條Trace)的Partial Inductance，以及改善電流迴路，例如疊構Power/Ground平面的設計、Via的排列組合等等。

• 【PI 思維升級】PI設計的典範轉移：從阻抗思維到諧振控制：PI設計的關鍵在於諧振控制，而非僅追求低阻抗。諧振會引發能量震盪，影響電壓穩定性，我們應該重視低Q值電路(也就是平坦的電源阻抗)以減少潛在的雜訊和震盪，因此能理解串聯和並聯諧振的行為對於優化設計是相當重要的。

• 【PI 從零開始】PDN網路的串聯諧振 – 電容器的等效RLC模型：電容可用RLC串聯諧振模型來表徵，我們可以透過測試得到的SNP模型提取其RLC參數。利用這些模型，無論是在電磁軟體直接抽取實際載板/電路板設計的PDN model或是在電路軟體做更多樣的PDN電路分析都可以，增加分析的多個面向，有助於建立一個完整的PDN思維。

• 【PI 思維升級】解密電容器的選擇與佈局策略，帶您追求極致平坦的電源阻抗：電容器的選擇與佈局策略對於降低電源阻抗至關重要。應將電容器放置在晶片附近以改善高頻阻抗，並縮短電容器與晶片之間的路徑以減少寄生電感。選擇不同容值的電容器並進行合理搭配，能夠實現平坦的阻抗曲線，從而減少電壓波動。此外，LW reverse與三端子電容器也可以有效幫數電源設計更加穩定甚至節省成本。

基本的零組件概念，應該是都提到了？那…PDN系統呢？

PDN網路概念

一個PDN網路包含了電源的所有零組件、平面、走線，從晶片端到系統端依序包含Silicon Die、uBump、Package、Solderball、PCB Via、Power plane、On-Package Capacitor and PCB Capacitor、VRM、Power Supply，Package這端因為現在封裝形式大不同，CoWoS-S、CoWoS-L、PLP、FCBGA…太多太多，所以自然有不一樣的連接。

這些元件都擁有各自獨特的RLC寄生效應特性，有些很大，比如VRM，通常會使用容值非常可觀的電容，往往達到幾百uF等級，這些電容能夠提供穩定的電源輸出並抑制低頻雜訊。有些元件的寄生參數很小，例如Silicon Die，其等效電容電容大概是幾十到幾百nF等級，雖然容值較小但對於高頻響應卻至關重要。加上線路上的Power plane/Trace/Via所貢獻的電感，它們會在PDN系統中產生複雜的交互作用，從而形成多個不同頻率的諧振點，這些諧振點的特性和影響各不相同：

PDN分析必備 – 模型簡化

由於這樣看太複雜，我們做個簡化：

通常，一個完整的PDN網路(From Silicon Die to VRM)可以簡化成如下的電路圖。Silicon Die通常是模型化成並聯對地電容，還夾雜著路徑的電阻ESR，當然也是會有ESL，只是由於相對較小，我們可以在初步分析時先行忽略；Package的路徑則可以模型化成串聯電感，同時值得注意的是，在現代高性能的封裝中，也會有On-Package Cap的存在，這些電容可以根據實際電路設計和需求加入模型中；PCB層級則是包含多種元素，如MLCC去耦電容、PCB Via所帶來的寄生電感、Power plane的串聯電感效應，以及VRM的等效電感。這種簡化模型讓我們能夠更有效地分析和優化PDN網路的阻抗特性，尤其是在初期設計階段。(其實我們也很常用來做後期Post-Layout分析！)

這種模型的最大優點是：我們可以在各個參數中設定一系列的變數和等式，進行快速而有效的分析。例如PCB的MLCC應該都是一大坨的出現，目前看過一個Power rail最多會有450顆吧。在這種情況下，我們可以充分利用之前討論過的電容RLC串聯等效模型，將這些電容進行並聯計算，其中n代表電容的實際數量。這樣的方法不僅能夠幫助我們準確評估所需的電容數量，還可以在優化設計、減少元件使用量的過程中提供可靠的理論依據。如果你的工作是需要透過模擬分析找出減少電容使用量，這種方法無疑是一個理想的選擇(極力推薦👍)，能夠在短時間內得出合理的答案和方案，完全不需要進行耗時的電磁模擬，大大提高了設計效率！

而這樣子的模型會得到兩個反諧振點＋一個諧振點如下圖：

這三個諧振點產生的原因都不一樣：

• 第一個反諧振點：VRM的等效電感跟VRM的Bulk/MLCC合體的結果
• 第二個反諧振點：Silicon Die的電容與Package的串聯電感共振
• 唯一的諧振點：PCB Via與PCB MLCC一起產生的串聯諧振

下面這張圖可以幫助我們更清楚地理解這些諧振現象。從圖中可以明確看出，綠色線代表的是VRM與Bulk/MLCC電容組合所產生的反諧振點，這反映了大容值電容與VRM內部電感之間的交互作用；而紫色線則展示了Silicon Die與On-Package Cap之間形成的並聯諧振現象，這種諧振通常發生在較高頻率範圍；紅色曲線則單純呈現了PCB上只有MLCC電容時的阻抗特性。值得我們深入思考的是，當我們將這些個別模型分別拆開來分析時，會發現各自的諧振點竟然能夠精確地對應到完整系統中的相應部分。(各位可以先想想為什麼，其實這篇文章最前面就有提到！)

下面這張圖也留給各位做個思考，一個PCB only的網路，只加上Package參數，曲線有一部份是重疊的，再加上Silicon Die的參數，又有一部份是重疊的，原因是？

如果這篇文章對您有幫助，解決了您在訊號完整性SI與電源完整性PI上的疑惑，不妨點擊下方按鈕，請團隊們喝杯珍奶吧！您的每一份支持，都會是我們繼續研究與分享專業知識的最大動力！

請我們喝杯珍奶吧！

想看更多訊號完整性與電源完整性的實戰分享？歡迎追蹤Facebook 粉絲專頁 訊號/電源完整性 學習瘋，以及我們的Substack

兩邊都追蹤以及訂閱起來，內容會稍有不同唷！