前面筆者已經提到了串音如何產生,以及為什麼會發生近端/遠端耦合。到此您可能心中有了疑問:到底該怎麼減少這些不必要的耦合雜訊?
此文章裡筆者整理了許多可以減少耦合雜訊的方法,各位如果有遇到相關問題,或許可以參考看看喔!
首先,我們先前已計算過近端耦合(NEXT)與遠端耦合(FEXT)的電容性與電感性耦合係數,將此兩係數相加分別可以得到NEXT與FEXT。
利用此兩係數的運算子,便可以知道需要利用什麼方法去降低耦合雜訊喔!
Test Bench
為了分析耦合雜訊,將模擬兩條線,並於50歐姆Aggressor line輸入一個1GHz且具有100ps上升時間及1V的脈波,在此條線尾端掛置一個50歐姆端接阻抗避免訊號的反射。另一條線為Victim line,線的特性阻抗同樣為50歐姆,前後兩端各端接50歐姆負載防止反射的產生影響耦合雜訊的觀測。
1.拉開線距
從前述數學公式來看,要將耦合的能量降低,最簡單直接的方法就是降低線與線間的互容與互感,而要達成此目的只要拉開兩條線之間的距離就可,互容與互感降低後自然可以降低耦合雜訊。
其實Guard trace就是一種接地的方式。其概念是在線與線之間加入一個接地的路徑,由於此路徑相對地平面而言細長許多,跟走線很類似,而且又可以阻擋電磁場去干擾相鄰走線,因此給它一個名詞叫做Guard trace。
從模擬結果來看,Guard trace可以再讓3W的耦合雜訊降低。
(但這前提是Guard trace的設計要很完美,關於設計可以各位可以參考這篇)
線路以微帶線的形式在PCB板上走線時,耦合路徑除了從下方的介質干擾鄰近走線外,還會從上方的介質進行耦合。此介質稱為綠漆(Soldermask),是用來防止走線的金屬氧化。當我們降低它的厚度,可以讓電場的耦合減少(大家可以想想電容的公式),耦合雜訊自然會降低。
不過從模擬結果來看,降低Soldermask的厚度使NEXT有著明顯的改善,但對FEXT而言效果相當不明顯,甚至可以說FEXT幾乎沒有任何差別。
從數學中我們可以得知,降低上升時間可以減少FEXT,雖然會使得作用時間變長,不過將耦合雜訊的峰值稀釋掉也是不錯的結果。
只是說要降低上升時間並不是一般在系統端處理訊號的人可以決定的事情,而且還會降低邏輯閘從low至high與high至low的切換速度,所以實際上並不那麼容易實現。
5.線路布局在內層
Reference:
1. Signal Integrity and Power Integrity – Simplified, Eric Bogatin.
有些廠商的參考資料說要降低crosstalk就像板主說的,線與線的距離需要保持3W or 4W, 但是有些卻是用相鄰GND參考層當基準,用的是3H or 4H 到底應該用哪種方式來衡量呢?