不可不知TDR系列(1) : 除了阻抗，TDR還能算Delay喔！

我們從如何利用時域反射方法TDR得到阻抗一文中已經知道了TDR是利用時域反射回來的電壓去得到路徑阻抗。

除了這個功能以外，我們還可以利用TDR的時域特性，得到線路的延遲，也就是Delay，進而得到線路的長度。

下圖是一個標準PCB Channel的TDR曲線圖 (Top Trace+Via+L3 Trace+Via+Top Trace)，可以看到這channel不是很理想，前後兩個大山峰是top層的短Trace跟PTH via合併起來的阻抗。我故意將這兩個位置的阻抗弄得很高，以利識別中間的Trace。

可以看到0.5ns-2ns的時間間隔內，阻抗相對比較穩定。

線長的計算可以由波速v跟延遲時間t決定:

在介質中，波速可以是光的速度與等效介電常數的比值:

所以經由換算後，如果已知線長，我們可以得到延遲時間t:

如果已知延遲時間，我們可以得到線長:

回到TDR，1.5ns的延遲時間，有效介電常數大約等於3，可以得到結果大約是10.2inch左右。

但是真實線長是5.4inch！差這麼多?

那是因為TDR是以反射的方法得到阻抗，所以訊號再經過線路到達尾端再反射，總共會經過2倍的延遲時間，一般稱作Round trip time。

所以真實的time delay (TD)其實是1.5ns/2=0.75ns。

以這樣的delay得到的線長就是5.1inch，很接近實際線長5.4inch！