訊號完整性 100%提升訊號完整性：阻抗匹配在高速SerDes中的實踐與影響 by 柑仔店 2025 年 2 月 16 日 2025 年 2 月 16 日 908 views 一個高速訊號SerDes通道(例如PCIe、112G/224G-PAM4)包含了這些片段： 我們會希望所有的片段都可以有一致的阻抗，以求訊號不會有太多的反射。可是事實是這些片段有著自己本身結構的問題， … Read more 2 FacebookTwitterPinterestEmail
PCB與SI PCB載板製程與SI系列專欄(2)：不能被忽略的蝕刻角 by 柑仔店 2021 年 8 月 15 日 2021 年 8 月 15 日 392 views 曝光、顯影、蝕刻是做PCB板製程的好朋友甚至是有在學生時代洗過電路板的學生倒背如流的名詞。蝕刻製程是線路成型的重要製程，這道製程的好壞又會對SI造成什麼影響呢？ 蝕刻製程 傳統的PCB或載板是利用蝕刻 … Read more 0 FacebookTwitterPinterestEmail
PCB與SI PCB載板製程與SI系列專欄(1)：層與層間的對位精準度 by 柑仔店 2021 年 7 月 24 日 2021 年 7 月 24 日 358 views 有鑒於於小弟本人近來大多在系統廠服務，除了處理SI相關問題外，也多少與PCB相關產業的朋友有些許接觸，多少體認到PCB製程的穩定度對於SI的影響相當的大，要做好量產產品除了考慮設計值外，也得把製程變因 … Read more 0 FacebookTwitterPinterestEmail
阻抗 RF、數位/類比設計必知：傳輸線特性阻抗設計 by 柑仔店 2020 年 11 月 28 日 2020 年 11 月 28 日 370 views 印刷電路板的SI設計，往往遇到的第一課就是如何設計傳輸線的特性阻抗。在筆者先前的文章RF、數位/類比設計必知：特性阻抗 以及三分鐘學會萃取通道的特性阻抗 中，已經介紹過特性阻抗的數學公式: 原型公式: … Read more 0 FacebookTwitterPinterestEmail
TDR 如何利用時域反射方法TDR得到阻抗 by 柑仔店 2020 年 4 月 12 日 2020 年 4 月 12 日 423 views 時域反射TDR(Time-Domain Reflection)是SI領域中廣為人知的阻抗量測方法，它的測試方法很簡單，只需要1個port，就可以測試到整個通道鏈路的阻抗。只要設定上沒有錯誤，任何的阻抗 … Read more 0 FacebookTwitterPinterestEmail
通道 三分鐘學會萃取通道的特性阻抗 by 柑仔店 2017 年 7 月 6 日 2017 年 7 月 6 日 202 views 筆者先前有介紹過什麼是特性阻抗，針對這個名詞的來由以及定義做個簡單的說明，還沒看過或想複習的可以看這裡。但是，實際上我們要怎麼從完成的傳輸線樣品或是從客戶那裡拿到的數據得到特性阻抗呢？在這邊筆者分享幾 … Read more 0 FacebookTwitterPinterestEmail
RLC 原來從S參數萃取RLC這麼簡單！ by 柑仔店 2017 年 6 月 26 日 2017 年 6 月 26 日 240 views 假如現在您手中拿到一個Layout、連接器，亦或是一組探針，客戶需要您提供RLC的量值；老闆說希望看到R/L去分析IR drop、SSN；SI理論告訴你IO的輸出能力會受負載電容影響。你該如何做？ 用 … Read more 0 FacebookTwitterPinterestEmail
