印刷電路板的SI設計，往往遇到的第一課就是如何設計傳輸線的特性阻抗。在筆者先前的文章RF、數位/類比設計必知：特性阻抗 以及三分鐘學會萃取通道的特性阻抗 中，已經介紹過特性阻抗的數學公式:
原型公式:
常看到的變形公式:
或許還沒有什麼感覺，沒關係，我們來看簡單的範例。
筆者根據下列條件設計了一條50歐姆帶狀線:
a.線寬=4.7mil
b.導體厚度=0.6mil
c.上下的介質厚度=5mil
d.介電常數=3.5
e.損耗正切=0.01
f.蝕刻角度=70度
1.可以看到隨著線寬越粗則特性阻抗越小，因為線寬直接對應到傳輸線的電阻，線越寬電阻則越小，特性阻抗就會隨之變小。
2.導體厚度也與傳輸線電阻有關係，越厚則電阻越小，傳輸線特性阻抗也會變小。
3.印刷電路板製程工藝上使用金屬蝕刻藥水把各式各樣的走線呈現出來，因為藥水會對金屬的尖角處過度蝕刻，所以往往金屬走線會逼近梯形。
這製程上的控制也會使得特性阻抗有些微的變異，如果蝕刻的品質越差，意即蝕刻角度越小，導體電阻會變小，則特性阻抗會變大。
4.介質越厚，傳輸線特性阻抗會越大，原因出在越厚的介質會使得傳輸線到上下地平面的寄生電容變小。
5.介質的介電常數直接影響到寄生電容的大小，介電常數越大則電容越大，特性阻抗自然就小。
補個說明：現在筆者看到印刷電路板材料的趨勢是DF越低，DK則跟著變低，這其實是好事，因為相同板厚的且相同阻抗控制的前提下，線寬可以變比較寬，損耗會比較好。
6.損耗正切DF的差異，就不是這麼明顯了。
如果傳輸線設計為差動對時，還有一個影響特性阻抗的因子是P/N兩線的間距，間距越小，則互容變大，特性阻抗就會變小。
