一個高速PCB通道通常包含晶片SerDes IP、走線、穿層Via、連接器和Cable。其中內層走線對於Crosstalk影響甚微(請參考什麼？Stripline的FEXT為0！Why？)，而Via與連接器由於其參考路徑較差的關係，所以耦合干擾比較嚴重。(Cable也不是沒有Crosstalk，只是種類繁雜，這邊先不提)
在PCB裡的Via是垂直結構，因為不像走線有完整的參考路徑，所以Crosstalk往往比較差。所以在系統層級SI設計流程裡，Via的模擬分析將會是第一要務。這邊會試著提出一些常見的結構，來探討一些Via設計的結果。(主要針對10Gbps以下的訊號，所以頻寬控制在20GHz)
Anti-Pad Design
AntiPad指的是訊號的Via為了閃過Power/GND plane避免短路所隔離出的區域，往往會利用隔離的尺寸控制Via的阻抗。不過其實這個尺寸也會影響Crosstalk，因為如果隔離區越大，會造成某些頻率的電磁波沒辦法被鎖在GND的範圍內。從結果來看，40mil的AntiPad造成12GHz這個頻帶有較大的共振，造成Crosstalk變大。
SG Ratio
所謂S:G ratio是指訊號via跟GND via的比例，GND via的數量直接決定了這個Via的頻寬以及抗干擾的能力。從結果來看，多了1個GND via，可以有效地將Crosstalk level從-40dB降到-60dB，總共少了20dB。其實-40dB是大多數FEXT的需求值，也就是說1V的輸入電壓，只會耦合10mV，這算是SI一個比較基本的criteria，所以其實如果是從Crosstalk的角度來看，1:1的SG ratio在Anti-pad = 32mil的設計內，已經算是很可以了。
SG Ratio = 1:1，GND Via位置相反
除了數量外，GND via的位置也相當重要，如果擺放位置不對也會影響其抗干擾效應。從結果來看，將Via反過來擺放，也就是倆倆訊號Via中間並沒有GND via的情形下，Crosstalk會較差，不過如果通道損耗控制得好，其實這個差值也還是可以被接受。
Via Spacing
我們都清楚解決Crosstalk的方法就是將干擾源移走或是拉遠，所以當Via spacing從90mil拉近至60mil時 (Transition via的正常spacing)，Crosstalk就會變差，不過其實仔細看Crosstalk level還是低於-50dB！
結論
10Gbps以下的訊號，Via設計其實是相對較為簡單的，主因是這個頻段範圍，上升時間大概是30-40ps，對阻抗的感受較不明顯，因此不管SG ratio是1:1抑或是1:2，都還不會影響太多。從這些結果看起來，主要可以分成幾個結論：
- 在阻抗可接受之下，AntiPad越小對Crosstalk的抗干擾越好，越不容易發生某個頻段急劇增加的結果。
- GND via的數量直接影響了Crosstalk的能力，不過-40dB已經是很好的結果，是不是一定要用這麼多的GND via，這就取決於設計者如何抓系統的Margin。
- 倆倆訊號Via中間還是擺GND via好，不過如果遇到layout空間不足的情況，其實沒有擺在中間，也不會是個噩夢。
- Via spacing就算減至60mil，其Crosstalk level還是可以小於-50dB，代表10Gbps以下的訊號是不太需要擔心Via間距的。
P.S. 這些模擬分析並不包含Power integrity帶來的影響，且也還沒有探討為什麼會有那麼大的共振唷！