SI/PI Frontier|深耕訊號與電源完整性,洞悉高科技未來
Banner
  • 技術文章
    • 訊號完整性SI
  • 投資之路
    • 美股M8
  • 我們是誰?
  • 串音

    什麼?Stripline的FEXT為0!Why?

    by 柑仔店 2018 年 8 月 21 日
    2018 年 8 月 21 日 306 views

    線路side by side布局時,最擔心的就是邊緣耦合干擾到線路特性,其中以遠端耦合(FEXT)造成的影響最為可怕,因為從串音干擾(3):近端耦合與遠端耦合一文裡我們知道FEXT有著時間較短能量較強 …

    Read more
  • 電源完整性

    量測技術探討:該怎麼進行mΩ等級之小電阻量測?

    by 柑仔店 2018 年 6 月 4 日
    2018 年 6 月 4 日 467 views

    最近有幸在公司接觸到四線式量測,或者也可以說是凱爾文量測(Kelvin Measurement),竟然碰到了,就跟大家分享這個量測主要的目的為何! 雙線式量測(Two-Wire Measurement …

    Read more
  • 閒聊

    屎與屁的世界正式開張!

    by 柑仔店 2018 年 4 月 7 日
    2018 年 4 月 7 日 220 views

      現在的高速訊號設計環境,越來越倚賴SI/PI/EMC的專業分析,舉凡特性阻抗控制、損耗控制、眼圖萃取、低/高頻輻射、SSN、IR drop等等,通道餘裕越來越狹窄導致上述問題越來越重要,已經無法再 …

    Read more
  • 串音

    設計Guard trace時需注意操作頻寬喔

    by 柑仔店 2018 年 3 月 29 日
    2018 年 3 月 29 日 366 views

    我們已經在串音干擾(5):Guard trace提到Guard trace在Crosstalk抑制上有著良好的效用,但是使用上需要注意接地孔的位置與數量,數量太少容易在Guard trace上產生駐波 …

    Read more
  • 差動

    單端傳輸通道也會有奇偶模現象喔!

    by 柑仔店 2018 年 3 月 27 日
    2018 年 3 月 27 日 293 views

    奇模(Odd mode)與偶模(Even mode)對差動對是很關鍵的要素,其會影響奇/偶模阻抗與相位速度,設計不良甚會讓共模雜訊引入整個差動對使訊號品質下降。然而對單端訊號系統而言呢?如果說一對si …

    Read more
  • RLC訊號完整性

    Double bond竟然只改善電感30%?原來是互感搞的鬼!

    by 柑仔店 2018 年 3 月 15 日
    2018 年 3 月 15 日 213 views

    「新的優化過的IC回來了,老闆要求小明快點量測驗證準備拚年底的出貨,忙了一整個下午甚至還加班,小明發現電源的SSN依舊過大,造成系統不穩定,明明已經多加了一根銅線(bond),電感可以少一半,ADS的 …

    Read more
  • 通道

    Microstrip與Stripline該如何選?看這裡就對啦!

    by 柑仔店 2018 年 3 月 10 日
    2018 年 3 月 10 日 1K views

      一般而言,印刷電路板上的傳輸線分為兩種,微帶線(Microstrip)與帶狀線(Stripline),筆者已在RF、數位/類比設計必知:傳輸線的種類文中介紹過這兩種線路的基本特性,其中有提到在電氣 …

    Read more
  • 差動

    差動訊號(2):奇模與偶模

    by 柑仔店 2018 年 1 月 24 日
    2018 年 1 月 24 日 1.2K views

    我們經常在探討差動對時經常聽到差模(Differential mode)與共模(Common mode),究竟什麼是差模?什麼是共模?這一切就要從奇模(Odd mode)與偶模(Even mode)談 …

    Read more
  • 差動

    差動訊號(1):單端傳輸與差動傳輸?

    by 柑仔店 2018 年 1 月 19 日
    2018 年 1 月 19 日 1.8K views

    訊號的傳遞可以被分成”單端訊號”與”差動訊號”,兩者各有其優缺點,要使用哪種形式做傳輸取決於IC的功能取捨以及電性上的考量。現今差動傳輸儼然已經成為高速傳輸的主流,本系列將針對差動傳輸對的電性進行概括 …

    Read more
  • 串音

    串音干擾(5):Guard trace

    by 柑仔店 2017 年 11 月 30 日
    2017 年 11 月 30 日 426 views

    在如何降低耦合雜訊Crosstalk一文中,已經針對幾個降低Crosstalk的方式進行分析。在這些方法中,Guard trace的應用相當常見,但常認為在兩訊號線之間加入接地導線就可以抑制耦合雜訊, …

    Read more
Load More Posts

Latest

  • 熱管理 X 訊號完整性 X 電源完整性:一文搞懂為何大家都在做SI/PI熱電耦合分析
  • 工程師必讀!3 個最常被忽略的 TDR 測試關鍵細節與原理
  • TDR阻抗會爬坡?別擔心,不是你的錯,你只是不夠了解TDR!
  • 設計看似完美卻測不過?Intra-Pair Skew 是「訊號完整性(Signal Integrity)」裡最隱形的殺手
  • 優化PCB Via Stub系列(2) – 運用U-Turn Via設計破解阻抗匹配困境,改善訊號完整性
boba-icon
請我們喝杯珍奶吧!

Tag

Amazon (1) Apple (1) Broadcom (2) Channel (4) Connector (1) CPO (1) Crosstalk (11) Data Center (1) DDR (2) Differential (8) Even-Odd (5) Fiber Weave (1) Google (1) Impedance (8) Loss (1) Measurement (1) Meta (1) Microsoft (1) nVIDIA (1) PCIe (1) PI (2) Reflection (1) RLC (1) Roughness (1) SI (44) TDR (6) TLIN (8) Via (1) Via Stub (1) 小編課程 (1) 投資 (8) 有感而發 (1) 財報 (8)

Popular Posts

  • 1

    nVIDIA CPO Switch正式登場:1個解決訊號損耗與電源功耗的終極武器

  • 2

    800G → 1.6T:PCB CCL 材料如何影響訊號完整性與市場走向?

  • 差動訊號(1):單端傳輸與差動傳輸?

Comment

  • 「Marilyn1377」於〈搞懂通道損耗計算,用對PCB材料 + PCB疊構設計,讓訊號完整性價值最大化!〉發佈留言
  • 「Landon2226」於〈搞懂通道損耗計算,用對PCB材料 + PCB疊構設計,讓訊號完整性價值最大化!〉發佈留言
  • 「Anne4134」於〈搞懂通道損耗計算,用對PCB材料 + PCB疊構設計,讓訊號完整性價值最大化!〉發佈留言
  • 「Giovanni969」於〈搞懂通道損耗計算,用對PCB材料 + PCB疊構設計,讓訊號完整性價值最大化!〉發佈留言
  • 「Eugene632」於〈搞懂通道損耗計算,用對PCB材料 + PCB疊構設計,讓訊號完整性價值最大化!〉發佈留言

@2025 - All Right Reserved. Designed and Developed by SI/PI Frontier

SI/PI Frontier|深耕訊號與電源完整性,洞悉高科技未來
  • 技術文章
    • 訊號完整性SI
  • 投資之路
    • 美股M8
  • 我們是誰?