SI/PI Frontier|深耕訊號與電源完整性,洞悉高科技未來
Banner
  • 技術文章
    • 訊號完整性SI
    • 電源完整性PI
  • 投資之路
    • 美股M8
  • 我們是誰?
  • 訊號完整性

    搞懂通道損耗計算,用對PCB材料 + PCB疊構設計,讓訊號完整性價值最大化!

    by 柑仔店 2025 年 2 月 21 日
    2025 年 2 月 21 日 5.6K views

    設計PCB時,材料的選擇往往是一門學問,特別是在高速SerDes通道的應用中,材料的選擇會直接影響訊號完整性、損耗控制以及成本。該選擇哪種材料?要不要用高級的低損耗板材?這些問題沒有標準答案,而是取決 …

    Read more
  • 訊號完整性

    100%提升訊號完整性:阻抗匹配在高速SerDes中的實踐與影響

    by 柑仔店 2025 年 2 月 16 日
    2025 年 2 月 16 日 3.8K views

    一個高速訊號SerDes通道(例如PCIe、112G/224G-PAM4)包含了這些片段: 我們會希望所有的片段都可以有一致的阻抗,以求訊號不會有太多的反射。可是事實是這些片段有著自己本身結構的問題, …

    Read more
  • 訊號完整性

    NVLink、UALink 崛起,PCIe Gen6 如何用 PAM4 迎戰未來?

    by 柑仔店 2025 年 2 月 7 日
    2025 年 2 月 7 日 5.8K views

    現在數位經濟發展地相當快速,像Cloud、現在火紅的AI、大數據這些新技術都需要在資料中心裡運行更多運算,伴隨而來的是更快的資料傳輸速度的需求。在資料中心,有很多條資料傳輸路徑,舉個例: 相當多樣的資 …

    Read more
  • 串音訊號完整性

    從 Crosstalk 到訊號品質:Stripline 在 DDR 設計中的關鍵角色

    by 柑仔店 2025 年 1 月 25 日
    2025 年 1 月 25 日 3.1K views

    DDR記憶體匯流排的訊號完整度SI一直是PCB設計的重要課題。影響 DDR DQ SI的因素相當多,包括反射、損耗、以及串音(Crosstalk,或稱Xtalk)等等。Xtalk即在相鄰走線之間,由於 …

    Read more
  • 訊號完整性

    AI Rack架構高速互連的挑戰:損耗設計與訊號完整性的設計框架

    by 柑仔店 2025 年 1 月 8 日
    2025 年 1 月 8 日 3.7K views

    在AI驅動的時代,系統設計已經從單一PCB的視角,逐步轉向以整個rack為單位來考量。對於信號完整性而言,焦點以不再局限於單一PCB上的損耗,而是擴展到晶片與晶片之間的端到端互連損耗(end-to-e …

    Read more
  • 訊號完整性通道

    模擬DDR SI耗費很多時間與精力?參考一下CCT吧!

    by 柑仔店 2024 年 12 月 26 日
    2024 年 12 月 26 日 3K views

    DDR的SI/PI模擬非常的複雜,除了走線非常多條導致的模擬負擔相當地大以外,多條線同時切換準位造成的瞬時切換雜訊影響也相當明顯,SI/PI co-simulation的分析技巧非常重要。在此背景下, …

    Read more
  • Via訊號完整性

    如何設計抗Crosstalk能力強的PCB鍍穿孔

    by 柑仔店 2022 年 2 月 14 日
    2022 年 2 月 14 日 3K views

    一個高速PCB通道通常包含晶片SerDes IP、走線、穿層Via、連接器和Cable。其中內層走線對於Crosstalk影響甚微(請參考什麼?Stripline的FEXT為0!Why?),而Via與 …

    Read more
  • 串音訊號完整性

    BGA裡Via排列組合沒計算好,Crosstalk會來找你唷

    by 柑仔店 2021 年 11 月 10 日
    2021 年 11 月 10 日 1.7K views

    Crosstalk相當地重要,高速訊號間沒有做好isolation會讓訊號的品質大幅地降低。沒錯,這件事相信在座的各位應該都相當地清楚,但是究竟會影響多少?剛好先前處理了一個案例,讓我們來看看討厭的C …

    Read more
  • PCB與SI

    PCB載板製程與SI系列專欄(2):不能被忽略的蝕刻角

    by 柑仔店 2021 年 8 月 15 日
    2021 年 8 月 15 日 2.2K views

    曝光、顯影、蝕刻是做PCB板製程的好朋友甚至是有在學生時代洗過電路板的學生倒背如流的名詞。蝕刻製程是線路成型的重要製程,這道製程的好壞又會對SI造成什麼影響呢? 蝕刻製程 傳統的PCB或載板是利用蝕刻 …

    Read more
  • PCB與SI

    PCB載板製程與SI系列專欄(1):層與層間的對位精準度

    by 柑仔店 2021 年 7 月 24 日
    2021 年 7 月 24 日 2.2K views

    有鑒於於小弟本人近來大多在系統廠服務,除了處理SI相關問題外,也多少與PCB相關產業的朋友有些許接觸,多少體認到PCB製程的穩定度對於SI的影響相當的大,要做好量產產品除了考慮設計值外,也得把製程變因 …

    Read more
Load More Posts
boba-icon
請我們喝杯珍奶吧!

Latest

  • 【SI 思維升級】PCIe Gen7 SI 全解析:從 128Gbps 損耗規範到 PCB 材料選用指南
  • 【SI從零開始】上升時間與頻寬:為什麼 Rise Time 才是訊號完整性的真正關鍵?
  • 【SI 實戰攻略】從AWS T2 PCB報廢學教訓:揭開玻纖布(Fiber Weave)導致PN Skew的訊號殺手真相
  • 【SI 思維升級】PCB CCL材料到頂?如何提升損耗限制?一文搞懂Retimer!
  • 【PI 思維升級】從VRM到濾波器:打造純淨電源之路

Tag

Amazon (1) Apple (1) Broadcom (2) Capacitor (1) Channel (4) Connector (1) CPO (1) Crosstalk (11) Data Center (1) DDR (2) Differential (8) Even-Odd (5) Fiber Weave (1) Google (1) Impedance (8) Loss (1) Measurement (1) Meta (1) Microsoft (1) nVIDIA (1) PCIe (1) PI (12) Reflection (1) RLC (1) Roughness (1) SI (50) Simulation (2) TDR (6) TLIN (8) Via (1) Via Stub (1) 小編課程 (1) 投資 (8) 有感而發 (1) 財報 (8)

Popular Posts

  • 1

    設計看似完美卻測不過?Intra-Pair Skew 是「訊號完整性(Signal Integrity)」裡最隱形的殺手

  • 2

    800G → 1.6T:PCB CCL 材料如何影響訊號完整性與市場走向?

  • 3

    nVIDIA CPO Switch正式登場:1個解決訊號損耗與電源功耗的終極武器

@2025 - All Right Reserved. Designed and Developed by SI/PI Frontier

SI/PI Frontier|深耕訊號與電源完整性,洞悉高科技未來
  • 技術文章
    • 訊號完整性SI
    • 電源完整性PI
  • 投資之路
    • 美股M8
  • 我們是誰?