印刷電路板的SI設計，往往遇到的第一課就是如何設計傳輸線的特性阻抗。在筆者先前的文章RF、數位/類比設計必知：特性阻抗 以及三分鐘學會萃取通道的特性阻抗 中，已經介紹過特性阻抗的數學公式: 原型公式: …
-
-
公司裡最近好多人問了筆者一些差動對的問題，這些問題當下讓我覺得很困惑，後來我發現原來是他們以為Differential pair一定要走side by side。 讓我們來回顧差動訊號 …
-
各位在設計高速差動對時，除了阻抗之外，可能還會被問到一個問題，P與N之間的間距要多少? 在差動訊號(2)：奇模與偶模一文中，我們已經知道差動對兩線間距會影響其特性阻抗，且在影響傳輸線阻抗的幾個要素一文 …
-
我們從如何利用時域反射方法TDR得到阻抗一文中已經知道了TDR是利用時域反射回來的電壓去得到路徑阻抗。 除了這個功能以外，我們還可以利用TDR的時域特性，得到線路的延遲，也就是Delay，進而得到線路 …
-
以系統設計而言，高速訊號SI設計的第一步通常是考慮PCB走線的損耗是否可以滿足通道傳輸介面的要求。例如Intel會要求做CQC去比對ODM廠的設計與Intel自己的PDG，比PDG的損耗優代表你的通道 …
-
時域反射TDR(Time-Domain Reflection)是SI領域中廣為人知的阻抗量測方法，它的測試方法很簡單，只需要1個port，就可以測試到整個通道鏈路的阻抗。只要設定上沒有錯誤，任何的阻抗 …
-
各位好 好久沒跟大家在這裡見面 一部分原因實在是工作被操爆了(難過) 另一部份原因則是好康的拉 小弟榮幸受邀至工研院擔任SI/PI講師(花了我不少睡眠時間阿~~~) 可以有幾個小時的時間來跟各位分 …
-
PRBS(Psuedo Random Binary Sequence)訊號在SI領域裡被廣泛應用當作一個訊號源，這個訊號源包含了隨機產生的0與1，這些不同的0與1的編排將會給通道帶來不一樣的激勵，產生 …
-
線路side by side布局時，最擔心的就是邊緣耦合干擾到線路特性，其中以遠端耦合(FEXT)造成的影響最為可怕，因為從串音干擾(3)：近端耦合與遠端耦合一文裡我們知道FEXT有著時間較短能量較強 …
-
最近有幸在公司接觸到四線式量測，或者也可以說是凱爾文量測(Kelvin Measurement)，竟然碰到了，就跟大家分享這個量測主要的目的為何！ 雙線式量測(Two-Wire Measurement …