曝光、顯影、蝕刻是做PCB板製程的好朋友甚至是有在學生時代洗過電路板的學生倒背如流的名詞。蝕刻製程是線路成型的重要製程，這道製程的好壞又會對SI造成什麼影響呢？ 蝕刻製程 傳統的PCB或載板是利用蝕刻 …

有鑒於於小弟本人近來大多在系統廠服務，除了處理SI相關問題外，也多少與PCB相關產業的朋友有些許接觸，多少體認到PCB製程的穩定度對於SI的影響相當的大，要做好量產產品除了考慮設計值外，也得把製程變因 …

印刷電路板的SI設計，往往遇到的第一課就是如何設計傳輸線的特性阻抗。在筆者先前的文章RF、數位/類比設計必知：特性阻抗 以及三分鐘學會萃取通道的特性阻抗 中，已經介紹過特性阻抗的數學公式: 原型公式: …

公司裡最近好多人問了筆者一些差動對的問題，這些問題當下讓我覺得很困惑，後來我發現原來是他們以為Differential pair一定要走side by side。    讓我們來回顧差動訊號 …

各位在設計高速差動對時，除了阻抗之外，可能還會被問到一個問題，P與N之間的間距要多少? 在差動訊號(2)：奇模與偶模一文中，我們已經知道差動對兩線間距會影響其特性阻抗，且在影響傳輸線阻抗的幾個要素一文 …

我們從如何利用時域反射方法TDR得到阻抗一文中已經知道了TDR是利用時域反射回來的電壓去得到路徑阻抗。 除了這個功能以外，我們還可以利用TDR的時域特性，得到線路的延遲，也就是Delay，進而得到線路 …

以系統設計而言，高速訊號SI設計的第一步通常是考慮PCB走線的損耗是否可以滿足通道傳輸介面的要求。例如Intel會要求做CQC去比對ODM廠的設計與Intel自己的PDG，比PDG的損耗優代表你的通道 …

時域反射TDR(Time-Domain Reflection)是SI領域中廣為人知的阻抗量測方法，它的測試方法很簡單，只需要1個port，就可以測試到整個通道鏈路的阻抗。只要設定上沒有錯誤，任何的阻抗 …

各位好 好久沒跟大家在這裡見面 一部分原因實在是工作被操爆了(難過)   另一部份原因則是好康的拉 小弟榮幸受邀至工研院擔任SI/PI講師(花了我不少睡眠時間阿~~~) 可以有幾個小時的時間來跟各位分 …