訊號完整性 AI Rack架構高速互連的挑戰：損耗設計與訊號完整性的設計框架 by 柑仔店 2025 年 1 月 8 日 2025 年 1 月 8 日 468 views 在AI驅動的時代，系統設計已經從單一PCB的視角，逐步轉向以整個rack為單位來考量。對於信號完整性而言，焦點以不再局限於單一PCB上的損耗，而是擴展到晶片與晶片之間的端到端互連損耗（end-to-e … Read more 0 FacebookTwitterPinterestEmail
損耗 PCB中的損耗，你知道幾個呢? by 柑仔店 2020 年 4 月 27 日 2020 年 4 月 27 日 677 views 以系統設計而言，高速訊號SI設計的第一步通常是考慮PCB走線的損耗是否可以滿足通道傳輸介面的要求。例如Intel會要求做CQC去比對ODM廠的設計與Intel自己的PDG，比PDG的損耗優代表你的通道 … Read more 0 FacebookTwitterPinterestEmail
通道 想知道PRBS訊號如何產生請照過來～ by 柑仔店 2018 年 10 月 25 日 2018 年 10 月 25 日 596 views PRBS(Psuedo Random Binary Sequence)訊號在SI領域裡被廣泛應用當作一個訊號源，這個訊號源包含了隨機產生的0與1，這些不同的0與1的編排將會給通道帶來不一樣的激勵，產生 … Read more 0 FacebookTwitterPinterestEmail
RLC訊號完整性 Double bond竟然只改善電感30%？原來是互感搞的鬼！ by 柑仔店 2018 年 3 月 15 日 2018 年 3 月 15 日 104 views 「新的優化過的IC回來了，老闆要求小明快點量測驗證準備拚年底的出貨，忙了一整個下午甚至還加班，小明發現電源的SSN依舊過大，造成系統不穩定，明明已經多加了一根銅線(bond)，電感可以少一半，ADS的 … Read more 0 FacebookTwitterPinterestEmail
